タイトル * Evolve Power Amplifiers * Links * E-Mail

SEPP回路の基本形 | 6C33C-B SEPPの設計 | 本機の方式 | オーバードライプ | 超3極管接続 | 本機の構成 | アンプ回路 | ±B電源定電圧回路 | C電源回路 | ±B電源整流回路 | ヒーター回路 | タイマ回路と保護回路 | 本機の製作 | 調整方法 | 特性と評価 | 写真集 | 追記 |


ファイナル ステージ
6C33C-B

6C33CB1.gif (7244 バイト)

超3極管接続
OTL ステレオ パワーアンプ

かつて傍観していたEC33Cが、東西冷戦時代の終焉と共に6C33C-Bとなって再登場しました。

今更に超3極管接続で追い求めた幻影が現実になる巡り合わせに感謝して早速に入手し、OTLで8Ωのスピーカーを駆動できる能力に賭けてみましたが、当初は扱いに戸惑いました。

真空管は内部抵抗が高いので、十分なダンピングファクターを得るために多量のNFBが不可欠です。

高いプレート電圧を掛けないと必要なプレート電流が得られず、出力の割に電源が大掛かりとなり、それをアイドリング電力と称せば意味有りげですが、膨大な発熱と消費電力の多さをわざわざ望みはしません。

その一方でプレート損失を減らすため、直線性の悪いカットオフに近い動作点に設定するなど、理に照らし合わせると真空管0TLというものが、まともなアンプかと懐疑的になります。

しかし半導体ではなく、トランスを介すことなく、真空管でスピーカーを直接駆動する音には一聴の価値があり、回路的にも、まだ未開拓な部分が残されているようなので、絶好の6C33C-Bの登場によって一層創作意欲が高まりました。

Top >


SEPP回路の基本形

図1は信号電圧の掛け方で分類したSEPP回路の典型的な3つの基本形です。

[図1] 3タイプのSEPP回路(PDF)
[補足説明] 交流信号等価回路について
実際の回路では、下図左のように電源やバイアス回路やカップリングコンデンサーやバイパスコンデンサー等が存在しますが、交流信号だけについて見ると、内部抵抗の低い電源や大容量コンデンサーやアースラインは導線と見なせるため、下図右のように書き直すことができます。そうすることで、余計なものに惑わされないで回路の本質を見抜くことができるようになります。
(a)無帰還型 (b)1/2帰還型 (c)全帰還型
zu1a.gif (2960 バイト) zu1b.gif (3559 バイト) zu1c.gif (2970 バイト)
(注) roはB級動作時の場合、A級動作時のroはB級動作時の1/2になる。
[補足説明]

原理上、信号電圧esの注入場所が上下出力管で対称ならば、プッシュプル動作はバランスします。

よって、右図のように上下出力管のRNFBとR1を対称に任意の設定して、帰還量を自由に変えることが可能です。
帰還量を増やすと、ゲインは減少しますが、出力抵抗が低下するので、スピーカーを強力にドライブできるようになります。

ちなみに、RNFB=∞,R1=0の場合はタイプ(a)の無帰還型であり、RNFB=0,R1=∞の場合はタイプ(c)の全帰還型であり、RNFB=R1の場合はタイプ(b)の1/2帰還型です。

zu1z.gif (6140 バイト)
  1. 無帰還型

(a)は無帰還型で、出力管のグリッド・カソード間に信号電圧を掛けるので信号電圧がそのまま出力管の入力電圧となります。

出力管で入力電圧が電圧増幅されて出力電圧となるので、出力管の伝達特性に歪みがあると信号電圧と出力電圧は相似になりません。

出力抵抗は出力管の内部抵抗と同じです。

このタイプの代表格は従来多用されたブートストラップ方式で、他にフッターマンOTLアンプ、金田式DC-OTLアンプも含まれます。

  1. 1/2帰還型

(b)は1/2帰還型で、出力電圧の1/2と信号電圧の合計を出力管の入力電圧とします。

出力電圧は信号電圧の2倍、出力抵抗は出力管のrpと2/gmの並列合成値です。

出力電圧の1/2と信号電圧の足し合わせ方には様々あり、武末数馬氏の対称ドライブ方式と宮崎良三郎氏のBPN方式はこのタイプに属します。

  1. 全帰還型

(c)は全帰還型で、出力管のグリッド・プレート問に信号電圧を与えます。

出力管の入力電圧(グリッド・カソード間に加わる電圧)は、信号電圧からプレート・カソード間電圧(出力電圧)を差し引いた値ですから、信号電圧は出力電圧と入力電圧を足し合わせた値が必要になります。

出力電圧は信号電圧から入力電圧を差し引いた値ですから、出力電圧に比べて入力電圧が小さい(出力管のgmが高い)ほど、また入力電圧と信号電圧の相似性が高い(出力管の伝達特性に歪みが少ない)ほど、信号電圧と出力電圧の相似性が高くなります。

出力抵抗は出力管の rpと 1/gmの並列合成値です。

このタイプの製作例では MJ 1993年4〜5月号に宮崎良三郎氏の発表した 100%負帰還打ち消し回路が、上段カソードフォロワ、下段 100% P-G帰還としています。

カソードフォロワと100% P-G帰還の交流的基本回路は同じですが、図2(b)のように100% P-G帰還は入力経路に電源を内包するため電源のノイズや変動も増幅してしまうことが難点です。

このため、図2(c)のカソードフォロワと100% P-G帰還によるSEPPでは出力に電源ノイズが発生します。

[図2] カソードフォロワとP-G帰還の電源ノイズによる影響(PDF)
(a) カソードフォロワ (b) 100% P-G帰還 (c) 上段カソードフォロワ
下段P-G帰還
(d) 上段、下段とも
P-G帰還
zu2a.gif (2427 バイト) zu2b.gif (2351 バイト) zu2c.gif (3002 バイト) zu2d.gif (2933 バイト)
入力電圧に電源ノイズ電圧は加わらない 入力電圧に電源ノイズ電圧が加わる 電源ノイズ電圧がgm倍になって出力される 同相の電源ノイズは相殺される

図2(d)では上下段とも100% P-G帰還で、電源の影響は上下段各々で受けるものの、同相成分のノイズや変動はプッシュプル動作で打ち消されて出力には発生しません。

この例は MJ 1990年3月号サイドワインダーに『0TLアンプの直結化』と題して佐藤康夫氏の発表があります。

その他に図3のテクニクス方式は、上段出力管をカソードフォロワとし、下段は出力管のプレートからドライブ管のカソードヘ帰還して、上段のドライブ管を含めた電圧ゲインと等しくする技法です。
下段の帰還量は上段のカソードフォロワに等しいので、出力インピーダンスは全帰還型と同等で、電源の影響はカソードフォロワと同等です。

[図3] テクニクス方式(PDF)

zu3.gif (6270 バイト)
RNFで下段のゲインを上段のゲインと等しくする。
[図4] インバーテッドダーリントンとボルテージミラー(PDF)
(a)インバーテッド
ダーリントン
(b)ボルテージ
ミラー
(c)インバーテッド
ダーリントンと
ボルテージ
ミラーの合体形
zu4a.gif (2111 バイト) zu4b.gif (2131 バイト) zu4c.gif (3554 バイト)

いきなり発想が飛躍しますが、テクニクス方式の下段を帰還率100%にすると図4(a)のインバーテッドダーリントンとなります。

これに対向できる上段の回路は同図(b)のボルテージミラーです。
両方を合体すると同図(c)の差動型位相反転回路に全負帰還したものとなります。

差動型位相反転回路とP-K分割型位相反転回路は相互に転換できるので、図5にP-K分割型位相反転回路で考えられる 4タイプを示しておきます。

[図5] P-K分割型位相反転による4タイプの回路(PDF)
(a)無帰還型1 (b)無帰還型2 (c)全負帰還型1 (d)全負帰還型2
zu5a.gif (3440 バイト) zu5b.gif (3719 バイト) zu5c.gif (3690 バイト) zu5d.gif (3625 バイト)
ブートストラップで実用されているポピュラーな方式 位相反転管に正帰還をかけて出力管に生じる負帰還をキャンセルする。 フッターマンOTLで使われている 位相反転管に全負帰還がかかる 出力管に全負帰還がかかる
[補足説明]

P-K分割型位相反転回路のそれぞれの端子は、差動型位相反転回路の各端子と対応して変換できます。

zu5.gif (4879 バイト)

Top >


6C33C-B SEPPの設計

図6は6C33C-B SEPPの大まかな設計値です。

[図6] 6C33C-B SEPPの設計(PDF)
zu6.gif (8130 バイト)

最大出力:39W
無信号時プレート損失:45W

信号波形は、グリッド-カソード間電圧が0Vの時、ipが3.4Aになると仮定して描きました。

[設計参考資料] 6C33C-B EP-IP特性
6C33CEb_Ib.gif (23643 バイト)
この特性図はサンエイ・エンタープライズ社発表のデーターを、実際使用した真空管に合わせて修正してあります。また、EC=-2Vの1A以上とEC=0Vの特性は、私の推定予想値です。

電源電圧 ±150V、プレート電流 0.3A、グリッド・カソード間電圧は約 ‐50V
この動作点において rp=100Ω、gm=20mS位です。

最大出力電圧振幅±25V、負荷抵抗8Ωのプレート電流は3.4A
ヒーター電力1W当たりの最大カソード電流は82mAで、これが6C33C-Bの許容範囲内かは不明ですが、水平偏向出力管では最大100mA程度あります。

ただし連続最大出力時のプレート損失は規格を遥かに越えるので、あくまでも音楽信号が前提の設計です。

Top >


本機の方式

インバーテッドダーリントンとボルテージミラーを組み合わせた方式は、出力管の上段と下段で直流電位差があるため容易に直結できず失格。
P−K分割型もドライプ電圧不足で失格。
結局、図7の2段差動増幅方式に決着しました。

[図7] 本機の基本回路(PDF)

初段 : PchFET差動増幅

出力段 : 6C33C-B全帰還型SEPP

zu7.gif (6860 バイト)

2段目 : NPNトランジスタ差動増幅

DCアンプで、半導体を利用し、NFBを掛けることは必然に任せた結果です。
信号経路を短くするためPチャンネルFETによる初段差動アンプで負電源側に信号伝達します。
2段目差動アンプの負荷抵抗は出力管のプレートに接続しているので、2段目差動アンプは出力管をオーバードライブでき、出力管には100%P−G帰還がかかります。
100%P−G帰還によって出力抵抗は、 出カ管6C33C−B l本当たり約33Ωと、6C33C−Bの増幅率が低いので出力抵抗はそれほど小さくなりませんが、電源変動にあまり敏感にならないで済みます。

Top >


オーバードライブ

オーバードライブは差動アンプを直線性の良い動作範囲で使うための手段で、出力管のグリッド・カソード間電圧を0Vまでスイングしても差動アンプがカットオフしないことを意味します。

出力管はグリッド・カソード間電圧が0Vに近くなるとグリッド電流が流れ出すので、ドライブ抵抗の低さとドライブ電流の大きさが問われます。

図7の回路でドライブ抵抗は2段目差動アンプの負荷抵抗に等しく、これを低くするためには2段目差動アンプのバイアス電流を増加しなければなりません。

ドライブ電流の最大値は最終的に2段目差動アンプのバイアス電流になりますが、それより先に2段目差動アンプが下段出力管を負側にドライブする電圧が飽和することで制限されるため、差動アンプの負電源電圧を高くしなければなりません。

Top >


超3極管接続

図8は図7の2段目差動アンプの負荷抵抗を3極管V1,V2に置き換えて、出力段を超3極管接続バージョン1とした回路です。
図9はV1,V2の動作特性です。

[図8] 超3極管接続出力段(PDF)
zu8.gif (9434 バイト)
[図9] V1,V2の動作 (特性例 6350 , 5687) (PDF)
zu9.gif (4102 バイト) 6350.gif (10554 バイト)
5687.gif (9511 バイト)
[補足説明]

V1,V2のEb-Ib特性上の任意のRKにおける動作曲線は、IP=EC/RKで求めたIPをEC曲線上にプロットして、そのポイントの結んだものです。

プレート・カソード間電圧Ebは2段目差動アンプのコレクタ電流Icにほぼ比例します。

ΔEb/ΔIcは電圧増幅率μとカソード抵抗RKの積であり2段目差動アンプの負荷抵抗です。

またV1,V2のプレート内部抵抗 rp即ちΔEb/ΔIbはドライブ抵抗に相当します。

こうしてV1,V2は2段目差動アンプに負担を掛けず出力管のグリッド・カソード間電圧を正領域まで振ることのできるドライブ管として作用します。

Top >


本機の構成

[図10] 全体の構成(PDF)
zu10.gif (45057 バイト)

図10は全体のブロック図です。±B電源を定電圧化して100%P‐G帰還の弱点を補いました。

±B電源定電圧回路はタイマ・スタンバイと保護動作の制御信号をフォト・カプラで受けて出力電圧を0N‐0FFできるようにしました。

タイマ回路は先ずパワーオンから数秒後に、ラッシュカレントを制限するためAC電源側に入れてある直列抵抗をリレー接点で短絡し、次に6C33C‐Bがウォーム・アップしてから±B電源をONします。

保護回路は万が一に備えてスピーカを守るため、出力DC電圧を検出して±B電源をOFFします。

接点数の削減と配線経路の短縮を目的に、パワーオン後はリレー接点がパワースイッチをパスするようにしてあるため、リレーがON状態を保持して、リレーを解除しない限りPS‐1を切ってもパワーオフができないので、PS-1と連動のPS‐2でタイマ回路の電源を0FFしてリレーの解除を行います。

差動アンプの負電源は使用したトランジスターの耐圧上の制約から、フローティング状態のC電源と‐B電源の直列接続としました。

Top >

アンプ回路

[図11] アンプ回路(PDF)
zu11.gif (36016 バイト)

図11が実際のアンプ回路です。差動アンプは高耐圧トランジスターと組み合わせたカスコード回路としました。

2段目差動アンプは上段ドライブ側よりも下段ドライブ側のコレクター電圧が低いため、同じトランジスターではCobがアンバランスになるので、下段ドライブ側にCobの小さいトランジスターを用いて高域安定性を改善しました。

位相補正は10kHzサイン波がクリップするまで発振しないことを目安に2段目差動アンプの入出力へ2pFを接続しました。

無負荷での方形波にリンギングが出ないようにNFB抵抗と並列に3pFを接続しました。

ドライブ管は現在5687WAを使用してますが、6350,12BH7Aでもほぼ同じ定数で使えます。

2段目差動アンプのベース・エミッタ間電圧の温度による変化をダイオード1S1588で補償しました。

初段差動アンプの共通ソース定電流回路の電流を+B電圧の変化に応じて変えることで、+B電圧の低い状態でも出力管をカットオフさせずに能動状態に保ち、±B電源0N‐0FF時のショックノイズを減らしました。

±B電源が0FFでも差動アンプの負電源にC電源の電圧‐150Vが掛かるので、2段目差動アンプを介してアンプ出力に負電圧が発生しないように、1段目差動アンプの定電流回路とカスコード回路のバイアス電圧を±B電源に連動して0FFし、1段目差動アンプをカットオフすることで2段目差動アンプをカットオフしています。

スタンバイ中のアンプと±B電源を切り離した状態でヒーターを点灯すると、ヒーターから飛び出す勢いのある電子によってプレートに起電圧を生じて、アンプ出力に直流電圧が現れますが、本機は±B電源を切り離すことなく定電圧回路で±B電圧を降下する方式であり、電源回路が起電圧を吸収するため、スタンバイ中もアンプ出力に直流電圧の発生はありません。

Top >

±B電源定電圧回路

[図12] ±B定電圧回路、C電源回路(PDF)

図12のように±B定電圧回路はMOS-FETを用いたボルテージミラー式で、アンプ出力段とはカスコード回路を形成しています。
そのため、相互の接続は短くしなければなりませんし、この定電圧回路の出力にコンデンサーを入れると高周波振動を起こします。

+B定電圧回路入力側には電流検出抵抗を挿入して、アイドリング電流の測定をするためのIbチェック端子を設けました。
普段はチェック端子にショートバーを差し込んで、電流検出抵抗をパスします。

フォト・カプラのLEDを点灯することで、±B定電圧回路の出力電圧が上昇してB電圧がアンプに供給されます。
定電圧回路の出力電圧は定電流ダイオードE501の電流と抵抗300kΩで決まります。

E501は±B定電圧回路の出力OFF時の耐圧を確保するため2個直列にしてますが、このうち動作電流の小さい方が出力ON時に定電流動作をします。

±B定電圧回路の出力OFF時の電圧は完全に0Vにはなりませんが1V以下です。

Top >

C電源回路

C電源はトランスで絶縁されたAC140Vをブリッジ整流した後、ツェナーダイオードで約150Vに定電圧化し、-B電源と直列に接続することで-300VのC電圧としています。

Top >

±B電源整流回路

[図13] 電源トランス周辺回路(PDF)
zu13.gif (42817 バイト)

図13のように電源トランスにタンゴMS‐400を2個使用して、±B電源は2素子入りシリコンダイオードFMG34S(カソードコモンタイプ)とFMG34R(アノードコモンタイプ)でブリッジ整流しました。

±B電源の平滑コンデンサーは安売りされていた基板取付けタイプ200V 1400μFを10本並列接続してシャーシーに詰め込みました。

リレー(オムロンLY-2)の接点構造は2回路2接点ですが1回路当たり10Aの電流容量であるため、2回路を並列接続して用いてます。

ラッシュカレント防止用の抵抗は急激な温度変化のショックで断線することがあるため、10W22Ωセメント抵抗を2本並列接続して用いました。

Top >

ヒーター回路

ヒーター回路は上段と下段のヒーターを直列に配線して、どのヒータ一が断線しても、プッシュプル動作のバランスが崩れず、その事で出力にDC電圧が発生することのないようにしました。

Top >

タイマ回路と保護回路

図14はタイマ制御のチャートです。
T1がラッシュカレント防止期間で、T1後にリレーであり、T2がヒーター・ウオームアップに要するスタンバイ期間です。

[図14] タイムチャート(PDF)
zu14.gif (13931 バイト)

タイマはコストと自由度の点から汎用C-MOSタイマ ICの lCM7555を利用して自作しました。
このICはバイポーラICの555と機能的に同じですが、入力電流がほとんど無いため長時間のタイミング設定が可能なことと、2Vの電源電圧から動作可能なことが特徴で、採用の理由でもあります。

[図15] タイマ回路、保護回路(PDF)
zu15.gif (26987 バイト)
タイマー時間 : T1=1.1・RT1・CT1 , T2=1.1・RT2・CT2

図15はタイマと保護回路です。

タイマ回路部のIC2は単安定マルチバイブレーターとして動作し、T1タイミング素子RT1,CT1の時定数でトリガ入力ピン2が電源電圧VDDの1/3以下になると出力ピン3がHi になりトランジスタによるラッチ回路が夕一ン0Nしてリレーが0Nします。

その後、T2タイミング素子RT2,CT2の時定数でスレッショルド入力ピン6がVDDの2/3以上になるとピン3がLowになりフォト・カプラが0Nします。

パワーオン表示のLEDに発生する順方向電圧を、電源投入時にIC1,IC2をリセットするために用いています。
IC1,IC2のリセットはVDDの最低動作電圧(約2V)で行い、それ以下のVDDでラッチ回路とフォト・カプラの駆動回路が動作しないようにして、誤動作の防止をしています。

保護回路部のIC1は、内部のコンパレーターとフリップロップを単純に利用しています。
出力DC電圧の検出回路は単電源で動作できるように、トランジスター3個で構成しました。
出力DC電圧が±約0.6Vを超えると、保護回路が動作してフォト・カプラを0FFします。
保護条件が成立している間はプロテクション・リセットスイッチを0Nしても保護動作が解除することはありません。

各LEDは直接に制御信号をモニターしています。

Top >


本機の製作

シャーシは鈴蘭堂S‐58(400×300×65 1.5t)です。

電源トランスをシャーシ上に出し、シャーシ内部に基板用小型ブロックコンデンサーを詰め込みました。

配線の短縮と放熱を考慮して、定電圧回路を組み付けた放熱器(フレックスTF-1206)をシャーシ中央に、その両サイドに真空管を配置しました。

6C33C-Bは2つのヒーターの並びと直角の方向に熱の輻射が大きいため、その方向の間隔を広く空けました。

シャーシを裏返さず調整できるように、シャーシ側面に半固定ボリュームの調節孔を開け、シャーシ上に電流チェック端子を設けました。

差動アンプの2SJ103と2SC1845は電流差1%以内を選別して熱結合し、温度補償の1S1588は2SC1845に熱結合しました。

2SC2752はl W以上の発熱があるので小型放熱器を取り付けました。

図16に使用した主な素子のピン接続を示します。

[図16] ピン接続
PIN5.gif (48574 バイト)

Nume

View

Pin Connection

1

2

3 4 5 6 7 8 9

6C33C-B

1 1H 1H K P G 2H 2H

5687WA

2 2P 2G 2K H H 1K 1G HCT 1P

TLP521

3 A K E C

ICM7555

4 GND Trig. OUT Reset Cont. Thre. Dis. VDD

2SA872A

5 E C B

2SA1015

5 E C B

2SC1775A

5 E C B

2SC1815

5 E C B

2SC1845

5 E C B

2SJ103

5 S G D

2SC2655

6 E C B
2SA1486 7 E C B
2SB649A 7 E C B
2SC2752 7 E C B
2SD668A 7 E C B
2SD669A 7 E C B

TA78005AP

8 VIN COM VOUT

2SJ114

9 G D S

2SK400

9 G D S
FMG34R 10 1K A 2K
FMG34S 10 1A K 2A

 

参照写真>アンプ左斜め前面/アンプ右斜め背面/アンプ内部/アンプ基板の配線図/定電圧回路を組み付けた放熱器/タイマ回路と保護回路の基板

Top >


調整方法

初めは真空管を全部外して、タイマ回路、保護回路、定電圧回路の動作テストをします。

パワーオン直後は電解コンデンサ一の充電電流でラッシュカレント制限抵抗の電圧降下が大きいためパワーオン表示LEDが少し遅れて点灯します。

10秒位でリレーがONし、この状態でのB電圧は±0.6V程度です。

リレー0Nから2分30秒位でオペレーション表示LEDが点灯し、B電圧が±150Vに立ち上がります。

出力端子に約±1Vを掛けると、プロテクション表示LEDが点灯し、オペレーション表示LEDが消えてB電圧が下がります。

プロテクション・リセットスイッチを0Nして出力端子を0Vに戻すと、プロテクション表示LEDが消えて再びオペレーション表示LEDが点灯し、B電圧が立ち上がります。

パワーオフするとリレーが0FFしてオペレーション表示LEDが消えてB電圧が下がります。ただし電解コンデンサーには充電電圧が残っているので注意します。

次は調整が済むまで保護動作しないようにプロテクション表示LEDの配線を外し、VR1をセンター、VR2を最小にして真空管を挿入し、入力ショート、出力無負荷とします。

B電圧が立ち上ったらVR1で出力DC電圧を0Vに、VR2で電流チェック端子の電圧を150mVにします。

6C33C‐Bのプレート電流は電流チェック端子の電圧を0.47Ωで割り、その他の回路の電流約15mAを引いた値です。

プレート電流は初め6C33C-Bの温度上昇に伴ないgmが上昇するため増加しますが、やがて真空管ソケットやシャーシの温度が上がり、その熱で半導体素子が温まってくると減少します。

プレート電流の変動幅は±50mA以内で実用上の支障はありません。

出力DC電圧の変動は初段FETのペア選別で±20mV以内に納まりました。

電源0N‐0FFのショックノイズは士0.3V以下です。

Top >


特性と評価

図17に本機の特性を示します。

[図17] 本機の特性

 歪み率は6C33C‐Bのバイアス電流が大きいほど減少するため、歪み率特性はバイアス電流300mAでのデーターです。

100Hzの特性は省略しますが1kH zと殆ど変わらず多量のNFBが利いて低歪みです。

10kHzでは位相補正の影響でNFBが減り歪みが増加しますが、歪み成分に2次歪みがあるので6C33C-Bの選別で多少は改善が可能です。

ちなみに、1kHzの電圧ゲインがNFB無しは65dB、NFB有りは27dB、したがってNFBは38dBです。

負荷抵抗8Ω、1kHzで最大出力は45Wです。

6C33C-Bのグリッド電圧を無理やり正領域までドライブしているので、6C33C‐Bの寿命を縮めることを承知の冒険約数値ですが、超3極管接続のドライブ能力の高さは実証できました。

周波数特性は1kHz,1Wを基準に、DCから30kHzまで平坦、450kHzで−3dBと穏当です。

出力インピーダンス特性は電流注入法で測定し、DCから2k Hzまで0.08Ω、それより高域ではNFBが減るため上昇しますが60kHzで0.8Ωです。

NFB無しの出力インピーダンスは0N‐0FF法で16.5Ωでした。

写真1は10kHzサイン波のクリップ波形、写真2〜7は10kHz方形波応答です。

音質は半導体アンプや出力トランス付き真空管アンプとは明らかに違う、非常にさらっとした爽やかさが印象的で、真空管0TLアンプの魅力が理解できました。

Top >


配線を写真に撮りましたので参考にしてください。

±B電源定電圧回路に2SK2221/2SJ352を使用する場合を追記しました。


Copyright © 1997 Shinichi Kamijo. All rights reserved.
最終更新日: 2001/06/07 20:22:17 +0900


Evolve Power Amplifiers * Links * E-Mail