１．判決
請求認容。
２．判断
「（本理由中で引用する書証は全て成立について当事者間に争いがないもの，原本の存在及び成立について当事者間に争いがないものである。）
第一 請求の原因について
請求の原因１ないし３の各事実及び同４のうちＸに訴えの利益があるとの点は，当事者間に争いがない。
第二 Ｙの主張について
一 Ｙの主張１及び２の各事実は当事者間に争いがない。
二 甲第2号証（本件公報）によれば，本件発明は，その目的及び効果を次のとおりとするものであることが認められる。
１ 回路素子が半導体薄板の一面上の不活性絶縁物質上に置かれた複数の導線により容易に相互接続し得るように，半導体薄板の一面上に，上記表面上で相互に距離的に離間された関係に形成された回路素子を有する一体化回路にして，これにより，右回路素子とそれらの相互接続とを単一の構造になし，コンパクトで機械的電気的に安定な装置で，かつ高度の複雑さの回路の多様性を可能ならしめたものである（本件公報1欄13行から21行）。
２ 本件発明に用いられる回路素子は，N型もしくはP型いずれか一つの型に導電型を示す単一半導体物質の本体を使用して適当な導電型の拡散領域を形成しその拡散領域と半導体との間あるいは拡散領域自体間にP-N接合を形成することにより達成され，また，本件発明の原理により全電子回路の成分が半導体物質の本体に組み立てられる。電子回路の能動及び受動の成分あるいは回路素子は半導体薄板の一面あるいはその近くに形成される。その結果，得られる回路は，本質的に平面状に配置されることになり，処理工程中に半導体材料薄板の成形を行い，拡散により希望の各種回路素子を適当な関係で製造することが可能である（同1欄22行から2欄12行）。
３ 本件発明の効果は，製造製作上満足なものであり，かつ，マスキング，エッチング及び拡散のような限定された両立性ある工程が一主面からなしうるので大量生産に適し，更に，能動及び受動回路素子の電気的接続の態様が融通性に富み，したがって，回路が多種多様にできるという点にある（同2欄13行から19行）。
４ 従来の技術よりも少ない工程を含む新規な小型化電子回路を提供する（同2欄19行から21行）。
５ 本質的に，電子回路の小型化に関するものである（同2欄22行及び23行）。
６ 全部単一の物質，すなわち半導体から形成されうる故に，回路設計において，それら全部を，拡散P-N接合を含む単一結晶半導体薄板に適当な回路及び適正な成分値をもつ様に一体化して形作る事が可能である（同5欄19行から23行）。
７ 複数の回路素子は，半導体薄板の一主面上に平板状に配置され，マスキング，エッチング及び拡散の様な両立性ある工程が一主面から成し得るので半導体装置の大量生産に適している。更に，複数の回路素子の接続が絶縁物質上で行なうことができるので回路に融通性，多様性があると共に大量生産に適している（同5欄24行から30行）。
三 甲第1号証，甲第2号証，甲第3号証の1ないし3，甲第3号証の5の1，甲第4号証，甲第6号証の1，甲第6号証の2，甲第6号証の4ないし12，乙第1号証ないし乙第3号証及び弁論の全趣旨によれば，Ｙは，昭和35年2月6日，1959年（昭和34年）2月6日及び同年2月12日の各米国特許出願に基づく優先権を主張して，名称を「半導体装置」（当初は「小型化電気回路及びその製作方法」）とする発明（以下「原々発明」という。）について特許出願（特願昭35-3745号）をしたが，その後，昭和39年1月30日，右出願を原出願として，名称を「半導体装置」とする発明（以下「原発明」という。）につき，旧特許法9条1項の規定により，前記優先権を主張して分割出願（特願昭39-4689号）をし，更に，昭和46年12月21日，右原発明にかかる分割出願を原出願とし，名称を「半導体装置」とする発明（以下「本件発明」という。）につき，旧特許法9条1項の規定により，前記優先権を主張して分割出願をして本件特許権を取得したものであること，その取得の経緯及び原々発明の出願手続，原発明の出願手続の経過の詳細は，次のとおりであることが認められる。
１ 原々発明
（一）昭和35年2月6日特許出願（1959年（昭和34年）2月6日及び同年2月12日の各米国特許出願に基づく優先権を主張）（甲第3号証の3）
（二）昭和40年6月26日出願公告（特公昭40-13217））（甲第3号証の2）
（三）昭和52年6月13日登録（弁論の全趣旨）
（四）昭和52年9月28日特許異議申立による補正に基づく公報の訂正（甲第3号証の1）
（五）昭和55年6月26日存続期間満了（弁論の全趣旨）
２ 原発明
（一）昭和39年1月30日分割出願（前記各米国特許出願に基づく優先権を主張）（甲第3号証の5の1）
（二）昭和42年6月21日拒絶査定（甲第4号証）
（三）同年10月17日抗告審判請求（昭和42年審判第7571号）（甲第4号証）
（四）昭和43年3月29日「本件抗告審判の請求は成り立たない。」との審決（甲第4号証）
（五）昭和43年9月4日審決取消訴訟の提起（昭和43年（行ケ）第116号）（甲第4号証）
（六）昭和51年2月5日前記審決を取消す旨の判決（その後確定）（甲第4号証）
（七）昭和54年10月11日「本件抗告審判の請求は成り立たない。」との再度の審決（甲第4号証）
（八）昭和55年 審決取消訴訟の提起（昭和55年（行ケ）第54号）（甲第4号証）
（九）昭和59年4月26日原告（本件におけるＹ）の請求を棄却する旨の判決（その後確定）（甲第4号証，弁論の全趣旨）
３ 本件発明
（一）昭和46年12月21日分割出願（前記各米国特許出願に基づく優先権を主張。その後1959年2月12日の米国特許出願に基づく優先権主張失効。）（甲第6号証の4，5）
（二）昭和47年4月26日上申書提出（甲第6号証の6）
（三）昭和54年10月15日付訂正書提出を命じる通知（甲第6号証の7）
（四）昭和55年6月12日訂正書提出（甲第6号証の8）
（五）昭和57年3月31日付拒絶理由通知（甲第6号証の9）
（六）昭和57年8月27日意見書及び訂正書提出（甲第6号証の10）
（七）昭和58年8月11日拒絶査定（甲第6号証の11）
（八）昭和58年 抗告審判請求（昭和58年審判第95001号）（甲第2号証）
（九）昭和60年1月11日回答書提出（甲第6号証の12）
（一〇）昭和61年11月27日出願公告（甲第2号証）
（一一）昭和62年1月26日本件Ｘ特許異議申立（乙第1号証）
（一二）昭和62年1月27日訴外日本電気株式会社特許異議申立（乙第2号証）
（一三）平成元年6月30日右各特許異議申立につき「本件特許異議の申立は理由がないものとする。」との決定及び特許すべき旨の審決（甲第1号証，甲第1号証ないし乙第3号証）
（一四）平成元年10月30日登録（甲第1号証，乙第3号証）
四 本件特許権は，旧特許法（大正10年法律第96号）の施行中の昭和35年2月6日に出願され，現行特許法の施行後も特許法施行法20条1項の規定により，なお従前の例により審査，審判の手続きを経て特許されたものであるが，その権利の及ぶ範囲を確定し，イ号物件，ロ号物件が本件特許権を侵害するか否かの判断は，現行の特許法の下で，出願され，特許されたものと同様に判断すべきものである。
特許発明の技術的範囲は願書に添付した明細書の特許請求の範囲の記載に基づいて定めなければならない（特許法70条1項）ものである。特許請求の範囲の記載は，「特許を受けようとする発明の構成に欠くことのできない事項のみを記載した項に区分してあること」，「特許を受けようとする発明が発明の詳細な説明に記載したものであること」という条件に適合するものであることを要し（特許法36条5項），他方，発明の詳細な説明には，「その発明の属する技術の分野における通常の知識を有する者が容易にその実施をすることができる程度に，その発明の目的，構成及び効果を記載しなければならない。」（特許法36条4項）ものとされているのであるから，特許発明の技術的範囲を定めるに当たっては，特許請求の範囲の記載を，発明の詳細な説明の記載及びそれを補完するものとして必要な場合に願書に添付される図面に照らして解釈して定めるべきものであり，右解釈に当たっては，明細書が前提としていた出願当時の技術水準を示す公知技術，出願人が出願過程で表明したその意図をも参酌することができるものと解するのが相当である。
（旧特許法施行規則38条3項には，「特許請求ノ範囲ニハ発明ノ構成ニ欠クヘカラサル事項ノミヲ一項ニ記載スヘシ」と，同2項には，「発明ノ詳細ナル説明ニハ其ノ発明ノ属スル技術分野ニ於テ通常ノ技術的知識ヲ有スル者カ其ノ発明ヲ正確ニ理解シ且ツ容易ニ実施スルコトヲ得ヘキ程度ニ其ノ発明ノ構成作用，効果及実施ノ態様ヲ記載シ併セテ特許請求ノ範囲ノ記載事項ノ意義ヲ明確ニスルヲ要ス」と規定されていたのであるから，本件発明の技術的範囲を定めるに当たって前記のとおりの方法を採用しても支障のないことは明らかである。）。
また，特許請求の範囲の記載を解釈するに当たって，実施例が発明の詳細な説明の記載や図面に開示されていることから，特許発明の技術的範囲を実施例として開示されたものに限定することが許されないことは当然であるが，前記のような方法で，特許請求の範囲を解釈した結果，特許発明の技術的範囲が実施例として開示されたものと同じとなることがあるのはいうまでもない。
更に，右のようにして定めた特許発明の技術的範囲に，右特許発明にかかる特許権を侵害するものとされる物件が属するか否かの判断に当たっては，問題となる特許発明の構成要件に対応する右物件の要素が特許発明の出願当時には開発されておらず，当該特許発明の出願後に現われた技術であっても，それが当該特許発明の構成要件を充足する限り，当該特許発明の技術的範囲に属するものと解すべきであり，出願当時に存在しなかった技術であるからという理由で，当該特許発明の技術的範囲に属しないとすべきものではない。
しかし，前記のような方法によって特許発明の技術的範囲を定めた結果，出願後に現われた技術を包含しないことになることがあり得ることは論をまたない。
五 イ号物件（1メガビットDRAM），ロ号物件（32キロビットPROM）は，それぞれ本件発明の構成要件A2を充足する「電子回路用の半導体装置」といえるか。
１ Ｙは，本件発明の技術的範囲に属する半導体装置であるためには，半導体装置が所定の要件を充たす電子回路を有していれば足り，同じ半導体装置が有する他の電子回路がどういうものであるかは問うところではなく，イ号物件の基板バイアス回路中の遅延電子回路が本件特許請求の範囲にいう電子回路の要件を充たしていれば，他の電子回路がどんなものであるかを問うまでもなく，ロ号物件の記憶回路部分の記憶回路，制御回路部分の出力バッファ回路が本件特許請求の範囲にいう電子回路の要件を充たしていれば，他の電子回路がどんなものであるかを問うまでもない旨主張し，Ｘは，本件発明の対象（保護対象）は，電子回路ではなく，電子回路用の半導体装置，すなわち，電子回路を化体し実現した全体として一個の有形の一体物であり，その保護対象も一物の全体であると解すべきであり，イ号物件は，複雑な電子回路を化体した一個の物としての1メガビットDRAM装置であり，本件発明と対比されるべきはこの一個の装置の構成であってその一部分ではなく，同様に，ロ号物件は，約7万個のダイオードやトランジスタ等を有する複雑な電子回路を化体した一個の物としての32キロビットPROM装置であり，本件発明と対比されるベきはこの一個の装置の構成であってその一部分ではない旨主張している。
また，Ｙは，本件発明の構成要件A2の「複数の回路素子を含み」とは，本件発明の「複数の回路素子」以外の回路素子を有してはならないことを意味するものではなく，半導体薄板上に「複数の回路素子」を介む本件発明の「電子回路」が形成されていれば，本件発明の技術的範囲に属すると解すべきである旨主張し，これに対し，Ｘは，本件発明の構成要件A2の「複数の回路素子」とは，半導体装置内の電子回路を構成する回路素子の全部の総称である旨主張している。
そこで，Ｙの指摘する基板バアイス回路中の遅延電子回路を有するイ号物件，Ｙの指摘する記憶回路部分の記憶回路及び制御回路部分の出力バッファ回路を有するロ号物件が，それぞれ本件発明の構成要件A2を充足する「電子回路用の半導体装置」いえるかどうかについて判断する。
２ まず，本件明細書の特許請求の範囲の記載について検討する。
（一）本件明細書の特許請求の範囲の冒頭には，「複数の回路素子を含み主要な表面及び裏面を有する単一の半導体薄板と；上記回路素子のうち上記薄板の外部に接続が必要とされる回路素子に対し電気的に接続された複数の引出線と；を有する電子回路用の半導体装置において」との記載があるところ，右記載によれば，「複数の回路素子を含み主要な表面及び裏面を有する単一の半導体薄板」と「上記回路素子のうち上記薄板の外部に接続が必要とされる回路素子に対し電気的に接続された複数の引出線」と「を有する」という文言を受けている語句は，電子回路用の「半導体装置」であって，「電子回路」ではない。
「電子回路」が「単一の半導体薄板」や「複数の引出線」を有すると解することは明らかに不自然であり，「半導体装置」が「単一の半導体薄板」や「複数の引出線」を有すると解するのが自然かつ合理的である。
したがって，本件明細書の特許請求の範囲の文章的な構造は，「・・・単一の半導体薄板と，・・・複数の引出線とを有する（電子回路用の）半導体装置において，（（a）～（e）の）ことを特徴とする半導体装置」であり，本件発明の対象は半導体装置であることは自明である。
（二）また，本件明細書の特許請求の範囲には，「複数の回路素子を含み主要な表面及び裏面を有する単一の半導体薄板と；上記回路素子のうち上記薄板の外部に接続が必要とされる回路素子に対し電気的に接続された複数の引出線と；を有する電子回路用の半導体装置において，（a）上記の複数の回路素子は，上記薄板の種々の区域に互に距離的に離間して形成されており，（b）上記の複数の回路素子は，上記薄板の上記主要な表面に終る接合により画定されている薄い領域をそれぞれ少なくともひとつ含み；」と記載されており，（a）及び（b）にいう「上記の複数の回路素子」とは，冒頭の「複数の回路素子を含み主要な表面及び裏面を有する単一の半導体薄板」にいう「複数の回路素子」の全てを指していると解するのが，通常の解釈である。
そうすると，「主要な表面及び裏面を有する単一の半導体薄板」に存する「複数の回路素子」は，全て構成要件a，bを充足しているものと認められる。
（三）次に，本件明細書の特許請求の範囲は，右（二）のとおり冒頭から，「複数の回路素子を含み・・・半導体薄板と，・・・複数の引出線と，を有する電子回路用の半導体装置において」との文言的構造を有しているものである。
ところで，一般に，「xの特徴を有する複数の回路素子を含む半導体薄板と，・・・引出線と，を有する電子回路用の半導体装置において」と表現される特許請求の範囲を想定すれば，文言としては，その半導体薄板には「xの特徴を有する複数の回路素子」の外に「xの特徴を有しない複数の回路素子」を含むものと解する余地がある。即ち，「xの特徴を有する複数の回路素子」の存在を前提とするからには，「xの特徴を有しない複数の回路素子」が存在することも前提となり，電子回路用の半導体装置を構成する半導体薄板である以上，発明の要件である「xの特徴を有する複数の回路素子」を含む外に，「xの特徴を有しない複数の回路素子」を含むことが，付加事項又は設計事項として許容され，あるいは，技術上自明の事項とされる余地がある（勿論「xの特徴を有しない複数の回路素子」を含むことが許されないものとされる余地もある）ものと解するのが文言として不自然でないからである。
これに対し，「複数の回路素子を含む半導体薄板と，・・・の引出線と，を有する電子回路用の半導体装置において」と表現される特許請求の範囲を想定すれば，文言としては，その「複数の回路素子」とは，そうでないことが明細書の他の部分や図面で明示されていない限り，当該半導体薄板に含まれている全ての回路素子を指示するものと解するのが自然な解釈である。
即ち，「複数の」という限定の性質上，ある「複数の回路素子」とは別の単数又は複数の回路素子が存在すると仮定しても，特段の限定なく単に「複数の回路素子」と言えば，その別の単数又は複数の回路素子をも含めて「複数の回路素子」と表現していると解されるからである。
したがって，本件明細書の特許請求の範囲の冒頭の「複数の回路素子」も，そうでないことが明細書の他の部分や図面で開示されていない限り，本件発明の半導体装置を構成する半導体薄板に含まれる全ての回路素子を指すものと解するのが自然であるところ，特許請求の範囲中には，右「複数の回路素子」が半導体薄板に含まれる回路素子の一部を指すことを示す記載はない。
（四）更に，本件明細書の特許請求の範囲の記載には「複数の回路素子を含み・・・単一の半導体薄板と，・・・複数の引出線と，を有する電子回路用の半導体装置において，（a）・・・，（b）・・・，（c）・・・，（d）上記互いに距離的に離間した複数の回路素子中の選ばれた薄い領域が，上記不活性絶縁物質上の複数の上記回路接続用導電物質によって電気的に接続され，上記電子回路を達成する為に上記複数の回路素子の間に必要なる電気回路接続がなされており，（e）上記電子回路が，上記複数の回路素子及び上記不活性絶縁物質上の上記回接続用導電物質によって本質的に平面状に配置されている，ことを特徴とする半導体装置。」と記載されているところ，（d）及び（e）中の「上記電子回路」が，「電子回路用の半導体装置」の「電子回路」を指すこと，（d）及び（e）中の「上記複数の回路素子」が冒頭の「複数の回路素子」を指し，（d）中の「上記互いに距離的に離間した複数の回路素子」が（a）の特徴を有した複数の回路素子，即ち冒頭の「複数の回路素子」を指すことは，いずれも明白である。
そして，（d）の特徴には，複数の回路素子中の選ばれた薄い領域が回路接続用導電物質によって電気的に接続され，「上記複数の回路素子」の間に必要な電子回路接続がなされるのは，本件発明の半導体装置の「電子回路を達成する為」であることが示されているから，本件発明の半導体装置の電子回路は，「上記複数の回路素子」の間に必要な電気的な接続がなされることによって達成されるもので，「上記複数の回路素子」以外の回路素子を含まないものと解するのが自然である。
次に（e）の特徴には，本件発明の半導体装置の電子回路が，上記複数の回路素子及び回路接続用導電物質によって本質的に平面状に配置されていることが示されており，本質的に平面状に配置されることを要件とする以上，電子回路に含まれる全ての回路素子が半導体薄板に配置されていることを要し，本件発明の半導体装置の電子回路は，「上記複数の回路素子」と回路接続用導電物質によって半導体薄板に配置されており，「上記複数の回路素子」以外の，半導体薄板に含まれる回路素子及び半導体薄板に含まれない回路素子を構成要素としないものと解するのが妥当である。
３ 次に本件明細書の発明の詳細な説明の記載について検討する。
（一）本件明細書の発明の詳細な説明には，「本発明は，主要な表面と裏面とを有する単一の半導体薄板に，本質的に平面状に配置された複数の回路素子と，この薄板の外部に接続が必要とされる回路素子に対し電気的に接続された複数の引出線とを有する電子回路用の半導体装置に関するものである。」（本件公報1欄6行から11行）との記載があることが認められる。
右記載は，本件発明が電子回路用の半導体装置を対象とするものであることを端的に説明しているものであり，前記２（一）認定の特許請求の範囲の記載及びその解釈に一致するものである。
（二）本件明細書の発明の詳細な説明には，「本発明に用いられる回路素子はN型もしくはP型いづれか一つの型に導電型を示す単一半導体物質の本体を使用して適当な導電型の拡散領域を形成しその拡散領域と半導体との間或は拡散領域自体間にP-N接合を形成することにより達成される。本発明の原理に依れば全電子回路の成分は以降に詳細に説明される技術の適用に依り特徴づけられる様に本体に組立てられる。回路の成分が半導体物質の本体の中に組合され且つその一部を形成している事は注意されるべき事である。」（同1欄22行から2欄5行）との記載があることが認められる。
右記載によれば，本件発明において，「全電子回路の成分」は，「N型もしくはP型いづれか一つの型に導電型を示す単一半導体物質の本体」に組み立てられるというのであり，単一半導体物質の本体に存在するのは「全電子回路の成分」である。
「全電子回路の成分」との文言の意味は，必ずしも明確ではないが，少なくとも半導体装置に含まれる一部の電子回路のみを問題としているものではないことを窺わせるものである。
また「全電子回路の成分」は，単一半導体物質の本体に組み立てられる，あるいは，回路の成分が半導体物質本体の中に組合わされ，その一部を形成しているのであるから，単一半導体物質の外に存在するものではないことが示されていることは明らかである。
（三）また，本件明細書の発明の詳細な説明によれば，本件発明により，前記二１ないし７記載の目的を達成し，効果を奏するものとされている。
本件発明においては，右のような目的を達成し，効果を奏するため，とりわけ二７の「複数の回路素子は，半導体薄板の一主面上に平板状に配置され，マスキング，エッチング及び拡散の様な両立性ある工程が一主面から成し得るので半導体装置の大量生産に適しており，更に，複数の回路素子の接続が絶縁物質上で行うことができるので回路に融通性，多様性があると共に大量生産に適している」（二３も同じ），二４の，「従来の技術よりも少ない工程を含む新規な小型化電子回路を提供する」，二５の「本質的に電子回路の小型化に関するものである」との目的を達成し，効果を奏するためには，半導体装置を構成する半導体薄板に含まれる複数の回路素子の全てが，特許請求の範囲に定められた本件発明の複数の回路素子が具備すべき特徴を備えていることを要するものであることは明らかである。
即ち，本件発明の特許請求の範囲に定められた各要件を具備することにより，右のような目的を達成し，効果を奏するのであるから，半導体装置を構成する半導体薄板に，本件発明の複数の回路素子が具備すべき特徴を備えない一個又は複数の回路素子が含まれているとすれば，右のような一体としての半導体装置の生産工程上，回路設計上の効果及び小型化する上での効果を奏することができないものと解されるからである。
更に，とりわけ，二１の「半導体薄板の一面上に，上記表面上で相互に離間された関係に形成された回路素子を有する一体化回路にして，これにより，右回路素子とそれらの相互接続とを単一の構造になし，コンパクトで機械的電気的に安定な装置・・・を可能ならしめた」，二６の「全部単一の物質，すなわち半導体から形成されうる故に，回路設計において，それら全部を，拡散P-N接合を含む単一結晶半導体薄板に適当な回路及び適正な成分値をもつ様に一体化して形作る事が可能である」との目的を達成し，効果を奏するためには，本件発明の半導体装置の電子回路を構成する回路素子の全てが単一の半導体薄板に含まれており，右電子回路中には，半導体薄板に含まれない回路素子はないことを要するものであることが明らかである。
（四）本件明細書の発明の詳細な説明中には，本件発明の「回路素子」について，①「本発明に用いられる回路素子はN型もしくはP型いづれか一つの型に導電型を示す単一半導体物質の本体を使用して適当な導電型の拡散領域を形成しその拡散領域と半導体との間或は拡散領域自体間にP-N接合を形成することにより達成される。」（同1欄22行から2欄1行），②「回路の成分が半導体物質の本体の中に組合され且つその一部を形成している事は注意されるべき事である。」（同2欄3行から5行），③「本発明に依れば電子回路の能動及受動成分或いは回路素子は半導体の薄板の一面或いはその近くに形成される。」（同2欄6行から8行），④「拡散により希望の各種回路素子を適当な関係で製造することが可能である。」（同2欄11，12行），⑤「更に能動及受動回路素子の電気的接続の態様が融通性に富み従って回路が多種多様に出来ると云う点にある。」（同2欄16行から18行），⑥「全回路素子は単一の拡散層に関して説明されたが，二重の拡散構成を用いる事も全く可能である。」（同3欄43行から4欄1行），⑦「また，複数の回路素子は前述した様に半導体薄板の一主面上に平板上に配置され，マスキング，エッチング及び拡散の様な両立性ある工程が一主面から成し得るので半導体装置の大量生産に適している。更に複数の回路素子の接続が絶縁物質上で行なうことができるので回路に融通性，多様性があると共に大量生産に適している。」（同5欄24行から30行）等の記載があることが認められる。
右①では，「本発明に用いられる回路素子」は，単一半導体物質の本体に拡散技術によりP-N接合を形成することにより達成できるとし，②では，「回路の成分」は，単一半導体物質の本体の中に，その一部として形成されるとし，③では，「電子回路の能動及受動成分或いは回路素子」は，半導体の薄板の一面あるいはその近くに形成されるとし，④では，「各種回路素子」は，拡散によって希望のものを適当な関係で製造することが可能であるとし，⑤では，「能動及受動回路素子」は，電気的接続の態様が融通性に富み，したがつて回路が多種多様にできるとし，⑥では，「全回路素子」は，二重の拡散構成を用いる事も全く可能であるとし，⑦では，「複数の回路素子」は，半導体薄板の一主面上に平板状に配置されているとしており，いずれも本件発明に用いられる「複数の回路素子」あるいは「回路の成分」が，単一半導体物質の本体に拡散技術によりP-N接合を形成することによって右本体の一部として形成されるものであることなどに言及しているが，発明の詳細な説明を精査しても本件発明の半導体装置中に右「複数の回路素子」とは別に，右「複数の回路素子」以外の回路素子が存在することは開示も示唆もされていない。
右「複数の回路素子」は，拡散技術によって製造されるのであり，本件発明の半導体装置はマスキング，エッチング，拡散の様な工程を経て製造されるのであるから，もし，半導体薄板中に右「複数の回路素子」以外の回路素子が存在しうるのであれば，その存在が本件発明の半導体装置の製造工程，回路設計，小型化の達成に影響を及ぼすことはさけられないはずであり，このような本件発明の達成に影響を及ぼすような「複数の回路素子」以外の回路素子について，発明の詳細な説明中で全く言及されていないことは極めて不自然であり，本件発明の半導体薄板には右「複数の回路素子」以外の回路素子が存在しないことを示唆するものである。
（五）本件明細書の発明の詳細な説明及び本件発明の特許願に添付された図面に示された実施例としては，本件発明の構成要件a，bを充足する回路素子として，トランジスタT1，T2，抵抗蓄電器C1R8，C2R3のみが開示されており，これらの回路素子の全てが単一の半導体薄板にマスキング，エッチング及び拡散の工程によって形成され，一つの電子回路（マルチバイブレーター）を形成していることが認められる。
右実施例には，本件発明の構成要件a，bを充足する「複数の回路素子」の他に，本件発明の構成要件a，bを充足しない，右「複数の回路素子」以外の回路素子を包含するような電子回路についての開示も示唆もない。
（六）その他，発明の詳細な説明及び図面中には，特許請求の範囲の冒頭の「複数の回路素子」が，半導体薄板に含まれる回路素子の一部を指すことを示す記載はない。
４ 右２，３に認定判断したところによれば，本件発明の対象は一個の物としての「半導体装置」であり，しかも本件発明における電子回路用の「半導体装置」とは，特許請求の範囲に記載された要件を全て充足するような，複数の回路素子，回路接続からなる電子回路のみを備えた半導体装置を意味し，単一の半導体薄板の一部に本件発明の構成要件を全て充足する電子回路があり，その余には本件発明の構成要件を充足していない電子回路があるといった半導体装置とか，単一の半導体薄板に含まれない回路素子や単一の半導体薄板に含まれてはいるが特許請求の範囲に記載された要件を充足しない回路素子をその一部に含む電子回路がある半導体装置を意味するものではないと認められる。
即ち，Ｙが主張するように半導体薄板内の一部に本件発明の構成要件を充足する一体化回路が組み込まれていればその余の部分の構成はどうでもよいというものではない。
したがって，本件発明の構成要件A2を充足する「電子回路用の半導体装置」とは，右に認定したような意味で，半導体薄板に含まれる，特許請求の範囲に記載された要件を全て充足する回路素子のみからなる電子回路のみを備えた半導体装置を意味するものというべきである。
５（一）Ｙは，本件発明は，単一の半導体薄板に，複数の回路素子及び回路接続用導電物質等からなる平面状配置された「電子回路」に関するものである旨主張するが，本件明細書の特許請求の範囲の記載によれば，本件発明が「電子回路の半導体装置」に関するものであることは明らかであり，Ｙの右主張は，失当である。
（二）また，特許請求の範囲の冒頭の「複数の回路素子を含み主要な表面及び裏面を有する単一の半導体薄板と」との記載について，Ｙは，「含み」といえば，ある物を有することを意味し，少なくとも，それ以外のものを有してはならないことは意味しない旨主張するが，本件明細書の特許請求の範囲の右部分では，「複数の回路素子」の他に「『複数の回路素子』以外の回路素子」が存在することを明示も示唆もせずに，端的に「複数の回路素子を含み」といっていること，そもそも特段の特定もなく「複数の回路素子」という語句を使用している場合に，「『複数の回路素子』以外の回路素子」なるものも存在しうるとするのは不自然なことからすれば，右部分の「含み」は，「単一の半導体薄板」に「複数の回路素子」が含まれているということを示しているのみで，「その『複数の回路素子』以外の回路素子」が存在する余地を示していないものと認められる。
（三）Ｙは，抵抗は一般には回路素子といわれるものであり，本件公報の第2図の回路図には本件発明の「回路素子」だけでなく，本件発明の「回路素子」ではない抵抗Ｒが示されていることから，本件発明の半導体薄板には，本件発明の「回路素子」でない回路素子をも含みうる旨主張している。
しかしながら，Ｙの右主張は次のとおり理由がない。
（１）本件明細書の発明の詳細な説明には，「ここには本発明の好ましい実施例を添付図面と共に説明する。・・・本発明の原理を実施している一体化回路の特別な説明は第1図に示されているが」（本件公報3欄4行から10行），「第2図は，いろいろな回路機能の配線図を，第1図の半導体薄板に占める関係において示している。」（同3欄18行から20行）との記載があり，図面の簡単な説明には，「第1図は本発明による一体化回路を説明する図で，第2図は同じ関係で配置せられた第1図の一体化回路の配線図を示す図である。」（同1欄2行から4行）との記載がある。これらの記載によれば，本件公報の第2図は，本件発明の実施例の装置の斜視図である第1図上での位置関係と対応するように実施例の装置の回路配線図を示すものであることは明らかである。
（２）第1図に示された実施例の装置の内，R1，R2，R4ないしR7の記号が付された部分は，半導体装置の本体を構成する半導体薄板がその物性に応じた抵抗（バルク抵抗）を有することを前提に，エッチングによりスロットを形成し，あるいは予め計算した形状に形成することにより，裏から言えば，半導体薄板の予め計算した位置にトランジスタや抵抗蓄電器を配置することにより，マルチバイブレーター回路として作動できるように，トランジスタや抵抗蓄電器の回路素子間を所定の抵抗値を有する抵抗接続をする機能を果たしている半導体薄板の区域を指しているものである。そして，これらの各区域が抵抗の機能を果たしていることから，電気技術の分野において抵抗を表わすRの記号が付されたものであることは，発明の詳細な説明中の第1図についての説明の箇所に，「この薄板の諸区域は種々の区域において果されている回路素子の機能を示す記号を付せられている。」（同3欄16行から18行）と記載されていることからも明らかである。
そして，第２図では，実施例の装置の回路の配線図として，右抵抗の機能を果たしている区域を，抵抗を表わす回路図の記号で表示したものと認められる。
（３）しかし，右抵抗の機能を果たしている区域は，半導体装置の本体を構成する半導体薄板そのものの一部であって，物として明確な区画を持って独立した回路素子としての抵抗素子とは趣を異にするものであることはまぎれのないことであり，発明の詳細な説明においても，実施例についての説明において，「特にこのエッチングは，R1とR2と回路の他の部分との間に分離を与えるための薄板を通してのスロットを形成し，又予め計算された形状に全部の抵抗の領域を形成する。」（同4欄9行から13行）と「抵抗の領域」との用語で右抵抗の機能を果たしている区域を表現しているのであって，それ以外に発明の詳細な説明においても，特許請求の範囲においても，右区域を「回路素子」と表現している箇所はないから，本件発明においては，右区域を「回路素子」という一般的技術用語で表現するものではないとされているものと解するのが相当である。
（４）更に，甲第6号証の6及び乙第5号証によれば，米国特許第2816228号（乙第5号証。以下「【Ｅ】特許」という。）明細書中には，実施例として，NPN又はPNP接合のトランジスタ14とこれに連接された移相回路網22あるいはトランジスタ14に連接された負荷抵抗部分50の記載があるところ，本件特許出願手続中で，出願人であるＹは，昭和47年4月27日付上申書（甲第6号証の6）を提出し，その中において，【Ｅ】特許明細書に示されている発明と本件発明との相違点として，「【Ｅ】特許に於けるRC遅延線22は単一の分布回路素子を形成する様共に働き合った領域を具備するのである。・・・【Ｅ】特許に於けるRC遅延線22は本願に於ける抵抗・容量素子C1，R8或いはC2，R3に相当するものである。【Ｅ】特許における遅延線22はトランジスタ14に対し直接的な電気接続（接触）を有しているのであってトランジスタから離間しているのではない。ジョソン特許第3図にはトランジスタに接触しているコレクタ負荷抵抗50を示し，2つの素子間に電気的に直接接続されているものをも示しているのである。これ又『離間せられた』構成ではなく，更に【Ｅ】特許の抵抗50は接合に依り分離せられた薄い領域を本質的特徴としていないものである。」（5頁12行から6頁14行）とし，「従って【Ｅ】特許は本願要旨の如き少く共4つの距離的に相互に離間した回路素子を含み，これら回路素子各々が半導体薄板の一主面に終る接合に依り分離せられた薄い領域を含む半導体装置を容易に想起せしめる基礎概念は全く示していないものである。」（6頁15行から20行）と記載していることが認められる。
右記載によれば，Ｙは，【Ｅ】特許におけるバルク抵抗を利用した遅延線22及びコレクタ負荷抵抗50をもって，本件発明における抵抗R1，R2，R4ないしR7とは相異し，本件発明の回路素子に相当するものとしているのであり，したがって，Ｙは，本件発明において，回路素子と回路素子との間に電気的接続を与える抵抗の機能を有する領域R1，R2，R4ないしR7を「回路素子」ではないと主張していたものである。
（５）以上判断したところによれば，一般に抵抗が回路素子といわれることは当裁判所に顕著な事実であるが，Ｙは本件明細書においても，本件発明の出願過程においても，抵抗の機能を有する区域をもって回路素子とは別のものとしているのであり，本件公報の第2図にR1，R2，R4ないしR7がRの文字及び抵抗の記号で示されていることをもって，本件発明の半導体薄板に，本件発明の特徴を具備する「複数の回路素子」以外の「回路素子」を含むことを示す旨のＹの主張は失当である。
６（一）前記４のとおり，本件発明における構成要件A2を充足する「電子回路用の半導体装置」とは，半導体薄板に含まれる，特許請求の範囲に記載された要件を全て充足する回路素子のみからなる電子回路のみを備えた半導体装置を意味するものである。したがって，イ号物件（1メガビットDRAM），ロ号物件（32キロビットPROM）を本件発明と対比するに当たっては，イ号物件あるいはロ号物件に含まれる全ての電子回路について，その回路素子（ここでは検討の対象ではないが，回路素子間を接続する導電物質も）が本件発明の要件を具備することを主張，立証することを要するものである。
これに対し，Ｙは，イ号物件中の基板バイアス回路中の遅延電子回路のみ及びロ号物件中の記憶回路部分の記憶回路，制御回路部分の出力バッファ回路のみを本件発明の構成要件と対比し，それらの回路を含むイ号物件及びロ号物件は本件発明の技術的範囲に属する旨主張するものであり，その主張自体，Ｙの抗弁として不完全なものであり，失当という外はない。
もとより，イ号物件及びロ号物件に含まれる全ての電子回路について本件発明の構成要件と対比した結果，大部分の電子回路について本件発明の構成要件を充足し，極く一部分の電子回路についてのみ本件発明の構成要件を充足しないものであることが明らかになった場合を仮定すると，そのような場合でもイ号物件又はロ号物件は実質的に本件発明の技術的範囲に属するものと評価できる可能性は否定できないが，そのことと前記の判断は別の問題である。
（二）前記４のとおり，本件発明における構成要件A2を充足する「電子回路用の半導体装置」とは，半導体薄板に含まれる，特許請求の範囲に記載された要件を全て充足する回路素子のみからなる電子回路のみを備えた半導体装置を意味するものであって，半導体薄板に含まれない回路素子をその一部に含む電子回路がある半導体装置を含むものではない。
イ号物件目録の三，四①並びに第5図ないし第7図の記載によれば，イ号物件のメモリアレイ部分（2）は，約100万単位のメモリセル（各メモリセル（8）aないしd）からなり，各メモリセル（8）aないしdは，それぞれ回路素子であるNチャネル型MOSFET（9）aないしd及びキャパシタ（10）aないしdから構成されており，キャパシタ（10）aないしdは，いずれも第1ポリシリコン層（26）aないしd（キャパシタの蓄積電極）と絶縁膜（27）と第2ポリシリコン層（28）（キャパシタの対向電極）を積層して構成されていることが認められる。
また，同目録の第5図ないし第7図によれば，右キャパシタ（10）aないしdの全構成要素である第1ポリシリコン層（26）aないしd，キャパシタの絶縁膜（27），第2ポリシリコン層（28）は，全て，シリコン基板（1）の外部に存在していることが認められる。
そうすると，キャパシタ（10）aないしdは，シリコン基板（1）の外部に存在するものであり，これらキャパシタ（10）aないしdとNチャネル型MOSFET（9）aないしdから構成されるメモリセルからなるメモリアレイ部分（2）を含むイ号物件は，本件発明の構成要件A2を充足しないものであることは明らかである。
したがって，イ号物件は，この点において本件発明の技術的範囲に属するものとは認められない。
六 イ号物件，ロ号物件は，本件発明の構成要件aの「右各回路素子は……互いに距離的に離間して形成され」の要件を充足するか。
１ まず，本件明細書の特許請求の範囲の記載について検討する。
（一）本件明細書の特許請求の範囲の，「（a）上記の複数の回路素子は，上記薄板の種々の区域に互に距離的に離間して形成されており，」との記載中の「離間」の語の通常の意味は「仲たがいをさせる。仲をひきさく。」というものであるが，この意味では右記載を理解できないことは明らかである。そこで，語を構成する漢字について検討すると，「離」は，「はなす。とおざける。わける。」等の字義を有し，「間」は，「あいだ。物と物のへだたり。すきま。」等の字義を有することは当裁判所に顕著であるから，「離間」は「物と物とのあいだをはなす。」との意味に解することができるところ，「上記の複数の回路素子は，上記薄板の種々の区域に互に距離的に離間して形成され」の「距離的に」の語句は右の理解にそうものであるから，「距離的に離間」の文字上の意味は，複数の回路素子の間が距離的に，いいかえれば物理的に離れている状態を指すものと一応理解することができる。
（二）しかし，右特許請求の範囲には，「（c）不活性絶縁物質とその上に被着された複数の回路接続用導電物質とが，上記薄い領域の形成されている上記主要な表面の上に形成されており；（d）上記互に距離的に離間した複数の回路素子中の選ばれた薄い領域が，上記不活性絶縁物質上の複数の上記回路接続用導電物質によって電気的に接続され，上記電子回路を達成する為に上記複数の回路素子の間に必要なる電気回路接続がなされており；」との記載があり，右記載によれば，本件発明の複数の回路素子が形成されている単一の半導体薄板の主要な表面の上には不活性絶縁物質が形成され，その上には複数の回路接続用導電物質が被着されており，単一の半導体薄板に「互いに距離的に離間して形成され」た「複数の回路素子」中の選ばれた薄い領域が，不活性絶縁物質上の回路接続用導電物質によって電気的に接続されて，複数の回路素子の間に必要な電気回路接続がされ，電子回路を達成しているというのである。
そうすると「互いに距離的に離間して形成され」た「複数の回路素子」，即ち，物理的に離れている状態にある複数の回路素子は，選ばれた薄い領域間の電気的接続，あるいは回路素子間に電子回路を達成するために必要な電気回路接続がされていないときには，相互に電気的に必要な分離がされていなければ目的の電子回路を達成できないものと認められる。
（三）半導体とは，導体と絶縁体との中間の電気伝導率を有する物質をいうものであるから，その性質上当然の帰結として，半導体中の二点間の距離を小さくしていけばその間での半導体自体が有する抵抗値が低くなって，その極限の状態では短絡に近くなり，逆に，半導体中の二点間の距離を大きくしていけばその間での半導体自体が有する抵抗値が高くなって，その極限の状態では狭義の絶縁に近い状態になり，更に，二点間に介在する半導体の断面積を増減させることによってもその間の半導体自体が有する抵抗値を変えることができることは，当裁判所に顕著な事実である。
したがって，単一の半導体薄板の中に，電子回路として作動するためには相互の必要以上の電気的接続が行われてはならないような複数の回路素子が形成されている場合において，回路素子相互の物理的な離間の状態が接触しているのに近いものである時には，回路素子間が短絡に近い状態になるのであるから，相互の必要以上の電気的影響を排除することができず，到底，電子回路として適正に作動する装置になりえないことは自明である。
そうすると，本件特許請求の範囲に記載されたような，単一の半導体薄板に複数の回路素子を形成し，それらの回路素子中の選ばれた薄い領域を不活性絶縁物質上の複数の回路接続用導電物質によって電気的に接続し，複数の回路素子の間に必要な電気的回路接続をして，電子回路を達成する半導体装置においては，半導体薄板に含まれる複数の回路素子の内，電子回路として適正に作動するためには相互に必要以上の電気的接続が行われてはならないものの間の，半導体薄板を通じての電気的導通の状態をどうするのか，即ち，電気的絶縁をするのか別の措置をとるのかを明らかにしなくては，電子回路として完全なものではなく，電子回路用の半導体装置の発明としては不完全なものとなる。
本件明細書の特許請求の範囲中には，相互に必要以上の電気的接続が行われてはならない単一半導体薄板中の複数の回路素子間の電気的導通の状態をどうするのかについての構成，手段はそれと明示されてはいないが，他方，本件原々出願当時，単一半導体薄板中の複数の回路素子間の半導体薄板を通じての電気的導通の状態をどうするのかについての構成，手段が，特許請求の範囲に記載することを省略できるほどに，当業者にとって自明の事項であったことを認めるに足りる証拠はない。
したがって，特許請求の範囲には，その発明の構成に欠くことができない事項のみが記載されているはずであるから，本件発明においても，相互に必要以上の電気的接続が行われてはならない複数の回路素子間の半導体薄板を通じての電気的導通の状態をどうするのかについての構成，手段が記載されているものと解されるところ，前記のような半導体の自明の性質を念頭に置いて，特許請求の範囲の記載を読むとき，本件発明の構成要件aの「互いに距離的に離間して形成され」との要件が複数の回路素子間の電気的導通の状態をどうするのかの点についての構成，手段であると解することができる。
即ち，右構成要件aの「互いに距離的に離間して形成され」るということは，電気的な作用と無関係に，単に物理的に離れた状態に形成されるという意味ではなく，半導体薄板内において，「互いに距離的に離間して形成され」ることによって，半導体薄板自体の有する抵抗によって複数の回路素子が電気的な意味でも分離あるいは導通が制限されている状態を達成するような距離，形態で複数の回路素子を配置することを意味するものと解することができる。
２ 次に本件明細書の発明の詳細な説明及び本件発明の特許出願の経過について検討する。
（一）本件明細書の発明の詳細な説明には，特許請求の範囲の（a）の「互いに距離的に離間して形成され」の意味を直接に説明する記載はなく，「本発明のある目的及び効果は，・・・回路素子が半導体薄板の一面上の不活性絶縁物質上に置かれた複数の導線により容易に相互接続し得るように，半導体薄板の一面上に，上記表面上で相互に距離的に離間された関係に形成された回路素子を有する一体化回路にして，これにより，上記回路素子とそれらの相互接続とを単一の構造になし，」（本件公報1欄12行から19行）との記載がある。
右記載によれば，本件発明では，「回路素子」は，半導体薄板の一面上に「互いに距離的に離間して形成され」ており，同じ半導体薄板の一面上の不活性絶縁物質上に置かれた複数の導線により容易に相互接続し得るようにされて一体化回路とすることが，目的及び効果に含まれているというのである。
そうすると，前記１（三）認定の事実に照せば，単一の半導体薄板に「互いに距離的に離間して形成され」た回路素子と回路素子は，複数の導線で接続されるべき回路素子又はその領域以外は，回路を構成するために必要な分離又は導通が制限された接続がされていることが示されているものと認められる。
（二）本件明細書の発明の詳細な説明には，発明の構成自体についての説明部分は必ずしも多くなく，目的，効果についての記載部分が多いが，その中には，「処理工程中に半導体材料薄板の成形（「全形」とあるのは誤記と認める。）を行ない，拡散により希望の各種回路素子を適当な関係で製造することが可能である。」（本件公報2欄10行から12行），「マスキング・エッチング及拡散の様な限定された両立性ある工程が一主面から成し得るので大量生産に適する事であり，更に能動及受動回路素子の電気的接続の態様が融通性に富み従って回路が多種多様に出来る」（同欄14行から18行），「前述の様に本発明は適当に成形されそして拡散されたp-n接合を形成された半導体物質の本体の利用・・・を企図している。」（同欄23行から3欄2行），「また，複数の回路素子は前述した様に半導体薄板の一主面上に平板状に配置され，マスキング，エッチング及び拡散の様な両立性ある工程が一主面から成し得るので半導体装置の大量生産に適している。」（同5欄24行から30行）等半導体薄板，半導体物質の成形，エッチング工程についての言及が繰り返しされているが，それが本件発明の構成とどのように関係するのかの発明一般についての説明は見られない。
（三）そこで開示された実施例についてみると，発明の詳細な説明の実施例についての説明及び本件発明の特許願に添付された図面によれば，実施例として示された装置は，5.08mm×2.03mmの半導体薄板内に，その半導体薄板の長手方向の両端に近い位置に抵抗蓄電器C1R8とC2R3とがあり，その中間にメサ型トランジスタT1，T2が長手方向に並ぶような位置関係に間隔を置いて形成し，C1R8とC2R3との間で，T1，T2と半導体薄板の幅方向の一方の端部との間の薄板に，薄板の裏面まで通り長手方向に細長いスロットを形成し，半導体薄板の裏面からは，薄板の幅方向の延長方向へ片側三本，計六本の入力端子，出力端子等の引出線50を具備し，T1とT2のエミッタ間，C1R8の上部電極とT2のベース間，C2R3の上部電極とT1のベース間，C1R8の上部電極と入力端子1，C2R3の上部電極と入力端子2，T1のエミッタと接地線50がそれぞれ金の線70で接続されているマルチバイブレーターであることが認められる。このT1とT2のコレクタ，C1R8，C2R3の抵抗部分は半導体薄板そのもので，右4個の回路素子の間にある半導体薄板と一体のものであり，回路機能の配線図では，C1R8とT1との間には抵抗R7，C2R3とT2との間には抵抗R4，T1と負電源への引出線50との間には抵抗R6，T2と負電源への引出線50との間には抵抗R5，C1R8と正電源への引出線50との間には抵抗R1，C2R3と正電源への引出線50との間には抵抗R2があるものとして表現されているが，それらの抵抗R1，R2，R4ないしR7及び抵抗蓄電器C1R8，C2R3の抵抗部分は各該当部分の半導体薄板自体が有する抵抗（バルク抵抗）をそのまま利用しているものである。右マルチバイブレーター装置が適正に作動するためには，それらの抵抗の機能を果たす半導体薄板の部分の抵抗は，それぞれ所定の数値であることを要するところ，右抵抗値は当該半導体薄板の有する比抵抗と，半導体薄板内での各回路素子間の距離，各回路素子間の半導体薄板の断面積から計算上定まるから，右装置は，各抵抗値が，装置が適正に作動するための数値となるように，半導体薄板の比抵抗を前提に，形状や寸法，回路素子の位置を定めてあるもので，前記のスロットも，その部分の半導体を除去することによる絶縁と，残存部分の形状を適正な抵抗値が得られるように形成することとの両面を有するものと認められる。
実施例についての説明中の「特にこのエッチングは，R1とR2と回路の他の部分との間に分離を与えるための薄板を通してのスロットを形成し，又予め計算された形状に全部の抵抗の領域を形成する。」（本件公報4欄9行から13行）との記載は，右認定の事実を端的に表現しているものと認められる。
右のように実施例においては，単一の半導体薄板の中に形成された複数の回路素子間の半導体薄板を通じての電気的導通の状態をどのように処理するかという問題を，エッチング等の手段によって半導体薄板にスロットを設け又は予め計算された形状に成形することによって複数の回路素子間の半導体薄板の部分を回路に必要な抵抗として利用するという方法により解決することが開示されている。
（四）他方，本件明細書には，バルク抵抗による以外に，半導体薄板の中に形成された複数の回路素子間に前記のような物性を有する半導体薄板が存在することから生ずる電気的導通の状態をどうするかという問題を解決するための構成ないし技術的手段は開示も示唆もされていない。
このことと，「本発明の好ましい実施例」（本件公報3欄7行から8行）として，唯一具体的に開示された右（三）認定の技術を参酌すれば，前記（二）認定のように発明の詳細な説明に繰り返し言及される「半導体物質の成形」，「エッチング工程」とは，「互いに距離的に離間」された複数の回路素子間の半導体薄板にスロットを設け又は予め計算された形状に成形することによって，バルク抵抗を利用して，右複数の回路素子間の半導体薄板自体を通じての電気的導通を，回路を形成する上での必要に応じ，電気的絶縁とし又は抵抗接続とすることをも示唆しているものと解することができる。
（五）甲第6号証の6，乙第5号証によれば，【Ｅ】特許明細書中の実施例として，NPN又はPNP接合のトランジスタ14とこれに連接された移相回路網22，右トランジスタ14に連接された負荷抵抗部分50の記載があるところ，出願人であるＹは，本件特許出願手続中で，昭和47年4月27日付上申書（甲第6号証の6）において，【Ｅ】特許明細書に示されている発明と本件発明との相違点として，「【Ｅ】特許に於けるRC遅延線22は本願における抵抗・容量素子C1，R8或いはC2，R3に相当するものである。【Ｅ】特許における遅延線22はトランジスタ14に対し直接的な電気接続（接触）を有しているのであってトランジスタから離間しているのではない。【Ｅ】特許第3図にはトランジスタに接触しているコレクタ負荷抵抗50を示し，2つの素子間に電気的に直接接続されているものを示しているのである。これ又『離間せられた』構成ではなく，更に【Ｅ】特許の抵抗50は接合に依り分離せられた薄い領域を本質的特徴としていないものである。従って【Ｅ】特許は本願要旨の如き少く共4つの距離的に相互に離間した回路素子を含（む）・・・半導体装置を容易に想起せしめる基礎概念は全く示していないのである。」（6頁1行から20行）と記載していることが認められる。
右上申書の記載によれば，Ｙは，【Ｅ】特許について，複数の回路素子が「直接的な電気接続（接触）を有している」，「2つの素子間に電気的に直接接続されているものを示している」とし，これらの点において，本件発明のような距離的に互に離間した回路素子を含む半導体装置とは異なるとしているのであるから，本件発明の「互に距離的に離間」したとは，単に物理的に離れているというのではなく，電気的な絶縁，抵抗接続の観点を含んだ意味で「離間せられた」と説明しているものと解される。
（六）また，甲第6号証の9及び10によれば，本件発明の特許出願手続において，審査官が昭和57年3月31日付で拒絶理由通知（甲第6号証の9）をし，その備考欄において「特許請求の範囲には『距離的に離間されている回路素子』と記載されているが，離間された回路素子間はどうなっているのか詳細な説明には具体的な記載がない。」と指摘したのに対し，出願人であるＹは，昭和57年8月27日付の意見書（甲第6号証の10）中で，「『距離的に離間されている回路素子』という表現は，複数の回路素子間の回路接続の前提条件として記載されたものであります。本願発明に於ける距離的に離間されている複数の回路素子は本願の実施態様に於いてはトランジスタT1，T2，抵抗蓄電器（C1R8）及（C2R3）に対応いたします。そして，これら回路素子間には，半導体薄板の一部が存在し，実施の態様では少なくとも次に示すような抵抗素子が存在し得る例として記載されています。即ち，トランジスタT1とトランジスタT2との間には抵抗R5とR6，トランジスタT1と抵抗蓄電器（C2R3）との間には抵抗R6，R5，R4，トランジスタT2と抵抗蓄電器（C1R8）との間には抵抗R5，R6，R7があります。」（7頁）と説明していることが認められる。
右意見書中の「複数の回路素子間の回路接続の前提条件として記載したものであります。」との記載の意味について考察するに，本件発明にいう電子回路用の半導体装置においては，単一の半導体薄板上に形成された複数の回路素子間の電気的導通の状態をどのように処理するかという課題の解決が不可欠であるところ，Ｙは，「距離的な離間」が回路接続の前提条件であるとしているのであり，逆にいえば，回路素子間を適切に導電物質で接続すれば電子回路が完成するように回路素子間で電気的に分離されているという構成であるとしているのである。
また，Ｙは，審査官の，特許請求の範囲中の「距離的に離間されている回路素子」との記載についての，離間された回路素子間はどうなっているのか具体的な説明がないとの本件発明一般にかかわる指摘に対して，「本願発明に於ける距離的に離間されている複数の回路素子は本願の実施態様に於てはトランジスタT1，T2，抵抗蓄電器（C1R8）及（C2R3）に対応いたします。」とし，「これら回路素子間には，半導体薄板の一部が存在」するとした上で「実施の態様では少なくとも次に示すような抵抗素子が存在し得る」として実施例の回路素子間のR4ないしR7を挙げているのみで，それ以上に他の実施態様を具体的に挙げるなど，「距離的に離間されている」ことの一般的意味についての具体的説明をしていないのであるから，Ｙは，審査官の本件発明一般にかかわる指摘に対する答として，右「これら回路素子間には，半導体薄板の一部が存在し」との記載をもって，本件発明一般について，回路素子間に半導体薄板の一部が存在し，そのバルク抵抗が利用されているという趣旨の説明をしているものと理解する外はない。
３ 右１のような特許請求の範囲の記載に，右２のような発明の詳細な説明及び本件発明の特許出願の過程においてＹが公的に表明した見解を参酌すれば，特許請求の範囲中の「（a）上記の複数の回路素子は・・・互いに距離的に離間して形成され」るということは，電気的な作用と無関係に，単に物理的に接触していないという意味ではなく，複数の回路素子間に存在する半導体薄板の有するバルク抵抗を利用することによって，複数の回路素子を電子回路を達成するために必要な程度に電気的に絶縁し，あるいは抵抗接続することを意味するもの，言いかえれば，単一の半導体薄板中の複数の回路素子間をバルク抵抗を利用して，電子回路を達成するために必要な程度に絶縁し，あるいは抵抗接続するために回路素子間に計算上必要な物理的な間隔を設けることを意味するものと認められる。
以上のとおりであるから，本件発明の構成要件aの「互いに距離的に離間して形成され」とは，Ｙが主張するような，物理的に接触していなければどのような態様であってもいいという意味にすぎないものとはいえない。
４ イ号物件について
（一）Ｙが指摘するイ号物件の基板バイアス回路部分のリングオシレータ内の二段のCMOSインバータ（目録にいう遅延電子回路）についてみるに，イ号物件目録六①によれば，CMOSインバータ（20）a及び（20）bを構成するNチャネル型MOSFET（9）m及び（9）rは，P型シリコン基板（1）の上面側に，Pチャネル型MOSFET（21）E及び（21）Gは，右基板内に形成されたNウエル（16）の上面側に，約15μmの間隔をとって配置され，右各MOSFETの間には，LOCOS酸化膜（19），酸化シリコン膜（24），P+型不純物領域（18），N+型不純物領域（17）が介在していることが認められ，そうすると，Nチャネル型MOSFET（9）m及び（9）rと，Pチャネル型MOSFET（21）E及び（21）Gとは，LOCOS酸化膜（19），酸化シリコン膜（24），P+型不純物領域（18），N+型不純物領域（17）を介在させることによって電気的絶縁を達成しているものと認められるから，シリコン基板の有するバルク抵抗を利用して電気的絶縁を達成しているものではなく，本件発明の構成要件aにいう「互いに距離的に離間して形成され」に当たらない。
（二）イ号物件目録四①によれば，イ号物件のメモリアレイ部分において，メモリセル（8）aを構成するNチャネル型MOSFET（9）aとメモリセル（8）bを構成するNチャネル型MOSFET（9）bとは，一つのN型不純物領域を，前者ではドレイン（13）aとして，後者ではドレイン（13）bとして使用していることが認められ，したがって，回路素子のNチャネル型MOSFET（9）aと（9）bとは，ドレインを共通にしているもので，両者は距離的に離間していないことが明らかである。
（三）そうすると，イ号物件は，右（一）においても右（二）の点においても，本件発明の構成要件aを充足しないから，その余の点について判断するまでもなく，イ号物件は，本件発明の技術的範囲に属さない。
５ ロ号物件について
（一）ロ号物件目録四，①によれば，ロ号物件の記憶回路部分のメモリセル（10）aないしdは，書込用ダイオード（11）aないしdとスイッチ用ダイオード（14）aないしdとからなっていること，隣り合うメモリセル（10）aないしdは，ワード線方向には4μmの間隔をもって配置され，右間隔には，酸化シリコン膜（26）下に，N+型埋込層（8）に達する断面逆正三角形の二酸化シリコン隔壁（24）が介在し，また，ビット線方向には6μmの間隔をもって配置され，右間隔には，酸化シリコン膜（26）下にP型シリコン基板（1）に達する断面逆正三角形の二酸化シリコン隔壁（25）が介在していることが認められる。
そうすると，ロ号物件のメモリセル（10）aないしdにおいては，二酸化シリコン隔壁（24）及び（25）によって電気的な絶縁を達成していて，シリコン基板のバルク抵抗を利用して電気的絶縁を達成しているものではないから，本件発明の構成要件ａにいう「互いに距離的に離間して形成され」に当たらない。
（二）ロ号物件目録五１によれば，ロ号物件の出力バッファ回路部分のショットキー・クランプト・トランジスタ（17）AのNPNトランジスタ（17）aと，ショットキー・クランプト・トランジスタ（17）Bのショットキーダイオード（21）bとの間には約6μmの間隔が設けられ，右間隔には，P型シリコン基板（1）に達する断面がほぼ逆正三角形の二酸化シリコン隔壁（25）が介在していること，ショットキー・クランプト・トランジスタ（17）AのNPNトランジスタ（17）aとショットキーダイオード（21）eに設けられたガードリング（33）との間には約4μmの間隔が設けられ，右間隔には，N+型埋込層（8）に達する断面がほぼ逆正三角形の二酸化シリコン隔壁（24）が介在していることが認められる。
そうすると，ロ号物件の出力バッファ回路部分のショットキー・クランプト・トランジスタ（17）Aと（17）B，ショットキー・クランプト・トランジスタ（17）Aとショットキーダイオード（21）eにおいても，二酸化シリコン隔壁（24）及び（25）によって電気的な絶縁を達成していて，シリコン基板のバルク抵抗を利用して電気的な絶縁を達成しているものではないから，本件発明の構成要件aにいう「互いに距離的に離間して形成され」に当たらない。
（三）そうすると，ロ号物件は，右（一）の点においても右（二）の点においても，本件発明の構成要件aを充足しないから，その余の点について判断するまでもなく，ロ号物件は，本件発明の技術的範囲に属さない。
第三 以上のとおり，イ号物件，ロ号物件は，第二，五６の点からも，同六４，５の点からも，本件発明の技術的範囲に属するものではないから，イ号物件及びロ号物件の製造及び販売は本件特許権を侵害するものではなく，Ｘの債務不存在確認請求は理由があるからこれを認容することとし，訴訟費用の負担について民事訴訟法89条を適用して，主文のとおり判決する。」