| ディレクトリ |
ファイル名 |
概要 |
| /DOC |
ドキュメント |
|
| /HDL_Source |
HDLのソースコード |
|
| yap16t84.v | PIC16F84A互換版トップモジュール | |
| yap16t648.v | PIC16F648A互換版トップモジュール | |
| /HDL_source/body | I/Oバッファとビヘイビアモジュールを除いた階層 ※論理合成する際はこの階層をトップにするか、上位階層を追加すること |
|
| yap16t84body.v | PIC16F84A互換 | |
| yap16t648body.v | PIC16F648A互換 | |
| /HDL_source/include | 各種インクルードファイル |
|
| /HDL_source/codemem | yap16_codemem.v | PICのプログラム格納用メモリ |
| /HDL_source/cpu | CPU関連のモジュール | |
| yap16_cpu.v | CPUのトップモジュール | |
| yap16_alu.v | ALU | |
| yap16_pc.v | プログラム・カウンタ(Program Counter,PC) | |
| yap16_ir.v | インストラクション・レジスタ(Instruction Register,IR) | |
| yap16_w_reg.v | Wレジスタ | |
| yap16_status_reg.v | ステータス・レジスタ | |
| yap16_literal_dsel.v | イミディエート・アドレッシング用のデータ・セレクタ | |
| yap16_file_reg_controller.v | ファイル・レジスタのアクセス制御ユニット | |
| yap16_interrupt_handler.v | インタラプトハンドラ | |
| /HDL_source/file_register | ファイルレジスタ関連 |
|
| yap16t84_file.v |
PIC16F84A互換のファイルレジスタ部のトップモジュール | |
| yap16t648_file.v |
PIC16F648A互換のファイルレジスタ部のトップモジュール | |
| yap16_porta_reg.v |
PORTAレジスタ |
|
| yap16_porta5_reg.v |
PORTAレジスタ（5ビット版） | |
| yap16_portb_reg.v |
PORTBレジスタ | |
| yap16_timer0_reg.v |
Timer0 |
|
| yap16_intcon_reg.v |
インタラプトコントローラ |
|
| yap16_eeprom_reg.v |
Data EEPROM Memory (注) 合成可能。ただし、SRAMとして |
|
| yap16_fsr_reg.v | FSRレジスタ | |
| yap16_option_reg.v | オプション・レジスタ、OPTION_REG | |
| yap16_pclath_reg.v | PCLATHレジスタ | |
| yap16_timer0_reg.v | Timer0 モジュール | |
| yap16_timer1_reg.v | Timer1 モジュール | |
| yap16_timer2_reg.v | Timer2 モジュール | |
| yap16_ccp_reg.v | CAPTURE/COMPARE/PWM (CCP) モジュール | |
| yap16_cmcon_reg.v | COMPARATOR モジュールのディジタル部 | |
| yap16_vrcon_reg.v | VOLTAGE REFERENCEモジュールのディジタル部 | |
| yap16_usart_reg.v | USART モジュール (注)現在のバージョンでは使われていません |
|
| yap16_pier_reg.v | ペリフェラル・インタラプト・イネーブル/フラグ・レジスタ PIE/PIR | |
| yap16_pcon_reg.v | PCONレジスタ | |
| 以下は、下請け汎用モジュール | ||
| yap16_edge_detecter.v | エッジデテクタ、非同期入力用 | |
| yap16_edge_detecter2.v | エッジデテクタ、同期入力用 | |
| common_cdc.v |
クロックドメインの異なる部分のデータ受け渡し |
|
| sfifo.v |
同期FIFO |
|
| /HDL_source/other | ロジック・シミュレーション用に用意したビヘイビアモデル 主に、アナログ部。一般に論理合成不可 |
|
| yap16_clockgen.v |
内蔵クロックジェネレータ |
|
| yap16_watchdogtimer.v |
ウォッチドッグタイマ(WDT) |
|
| yap16_analogcomparator.v |
COMPARATOR モジュールのアナログ部 | |
| yap16_vref_analog.v |
VOLTAGE REFERENCEモジュールのアナログ部 | |
| /HDL_source/RevAsm | 逆アセンブラのfunction/taskの定義 |
|
| yap16_reverse_asm.v |
逆アセンブラ、標準版 |
|
| yap16_e_reverse_asm.v |
逆アセンブラ、拡張版 | |
| /HDL_source/Misc | Verilog-HDLのユーティリティfunction/taskの 定義 | |
| ihex2verilog.h ihex2verilog.v |
インテルHEX形式のファイルを、Verilog-HDLの$
readmemhで読み込めるように変換するtaskの定義 |
|
| string.h string.v |
文字列操作用のtaskの定義 |
|
| /Verify |
PIC16F84A互換版、検証データ | |
| /Verify/test1 |
主に、CPUの動作チェック |
|
| /Verify/test002 | 主に、ペリフェラルの動作チェック |
|
| /Verify/test003 | 主に、PORTB/INTの割り込みの動作チェック |
|
| /Verify/test004 | 主に、SLEEPと復帰のチェック |
|
| /Verify/test005c | MicroChipのWebページに掲載されているプログラム http://www.microchip.co.jp/seminar/200203/jisshuu.pdf を適当にcで書き直したもの |
|
| /Verify648 | PIC16F648A互換版、検証データ | |
| /Verify/test002 | 主に、ペリフェラルの動作チェック |
|
| /Verify/test011 | 主に、timer1のテスト |
|
| /Verify/test012 | 主に、timer2のテスト | |
| /Verify/test013 | 主に、CCPのキャプチャモードのテスト |
|
| /Verify/test014 | 主に、CCPのコンペアモードのテスト | |
| /Verify/test015 | 主に、CCPのPWMモードのテスト(要目視チェック) | |
| /Verify/test016 | 主に、VRCONのテスト(要目視チェック) |
|
| /Verify/test017-1 | 主に、コンパレータモジュールのチェック |
|
| /Verify/test018 | 主に、コンパレータモジュールのチェック |