TOKIN TKS45F323

S I T P-P 60W+60W Power Amplifier

SITはドレイン内部抵抗が低い3極真空管型特性の素子であるため、パワーアンプの出力段に用いるとNFBに頼らなくても低い出力インピーダンスが得られます。その上、入力抵抗が高くドライブにパワーを要さないので極めてシンプルな回路でパワーアンプを構築できます。

SITは1950年に東北大学西澤教授らによって提案されました。通常接合型電界効果トランジスタ(JFET)は、空乏層によってチャネルに流れる電流を制御してトランジスタ特性を得ていますが、チャネルが長いため、チャネル抵抗（ソース抵抗）が高く、オン抵抗が大きく、動作速度も遅くなります。またドレイン電圧が空乏層に作用する負帰還効果により電流が飽和します。そこで、チャネルを短くし、チャネル抵抗を極限まで減少させると、負帰還効果が起きず、電流が飽和しない”3極真空管型特性”を得ることができます。この効果が静電誘導効果で、これを利用したトランジスタを静電誘導型トランジスタ(Static Induction Transistor SIT)といいます。SITは低損失、高速動作、低歪み等の特徴を持っています。

　

トーキンのSIT  形名TKS45F323 （株）ヒノ・オーディオhinoudio@crocus.ocn.ne.jpより 、ペア選別特性データ―付き１ペア￥60,000のものを、2ペア購入しました。 1個が￥30,000、１ペアで￥60,000、2ペア買うと￥120,000もする高額パーツです。 これはパイロット生産ゆえ需要が増えて本格量産となれば価格も下がるだろうと期待しましたが、残念なことにトーキンは既にＳＩＴの生産から撤退してい ます。

SITのデータ

おまけ：廃案回路

SITの出力段

SITの最大ドレイン電流が4Aと小さいために、OTLでローインピーダンスのスピーカーを負荷とする場合には大出力は無理ですが、最大ドレイン電圧が450Vもある ため、負荷インピーダンスを高くして高電圧動作させることが可能です。
そこでマッチングトランスを使うSEPP回路も検討しましたが、信号過程が複雑になるし、 何より高価で貴重なSITを壊すことがないように、冒険を避け、できるだけ無難な道を選び、シンプルに出力トランスを使う普通のプッシュプル回路としました。
負荷インピーダンスの変動を考慮して標準負荷時の最大ドレイン電流は最大定格の1/4以下とすることにして、500Ω位の出力トランスを使い、およそ電源電圧150Vで60Wの出力 を目標としました。

出力トランス

出力トランスは市販の50〜100Wクラスの中から、1次側インピーダンスが500Ω前後で使用可能な、スウェーデンのトランスメーカーLUNDAHL社の LL1627 P-Pが、アムトランスから入手できるためこれに決定しました。

LUNDAHLのホームページ　http://www.lundahl.se/index.html
LL1627 P-Pのデータシート　http://www.lundahl.se/pdfs/datash/1620_3_7.pdf
アムトランスのホームページ　http://www.amtrans.co.jp/index.shtml

このトランスは1次側が4個、2次側が8個の独立した巻線で端子に引き出されているので、端子の接続の仕方で1次側と2次側の巻数比を様々に設定できるため、1次側巻線 を2個づつ並列接続し、2次側巻線は4個づつ並列接続して用いました。

端子接続を下図に示します。1次側の接続はデータシートに在りませんが、2次側はBの接続です。
端子番号は取付枠を基準に定めてあり、巻線構成など詳細はデータシートを参照願います。
巻線の直流抵抗は1次側P1-B間とP2-B間が共に7Ω、2次側OUT-GND間が0.2Ωです。

巻数比を調べるために無負荷で電圧比の測定を行いました。
それによると、2次側に1V発生する時の1次側の電圧が8.2Vだったので、1次側対2次側の巻数比は8.2対１であり、2次側に8Ω負荷した時の1次側インピーダンスは538Ωとなります。

合わせて実測した周波数特性を下図に示します。

 
SITの動作点

電源電圧160V、SIT1個当たりのアイドリング電流50mAと定め、B級PP動作であるため出力トランス1次側のインピーダンス538Ωの1/4の134.5Ωのロードラインを 、下図のようにSITの特性図上に引いてみました。

SIT使用上の主な問題点と対策

PSDC回路

PSDCはPower supply drift cancellation circuit の略であり、ドレイン内部抵抗の低いSITのために考案した電源のドリフト電圧に対してドレイン電流の変化をなくす回路です。

電源のドリフト電圧とは直流電圧変動やリップル電圧などです。
直流電圧の変動はアイドリング電流に変化を与え、アイドリング電流が減少した場合には歪の増大があり、増加した場合には電力損失が増大して熱破壊に到る危険を生じます。またリップルのような交流電圧 成分は出力にハムノイズとなって現れます。
別の対処方法として電源を定電圧化してvdを減らす手段もありますが、PSDCはアンプ側でvdの影響を消してしまう方式です。
定電圧電源を使う場合と比較すると、”電源利用効率が高い”、”回路が簡単”、”広い電源電圧範囲で安定”といった長所があります。

アンプ回路

回路図を下図に示します。2チャンネルのステレオアンプなので同様の回路がもう1つ使われています。
信号経路は初段デュアルJFETQ1Q2の差動回路と出力段SITQ7,Q8のソース接地PP回路による2段増幅構成です。

初段で直接SITをドライブすることも可能ですが、SITの電極間静電容量が大きいために、できるだけ低いインピーダンスの電圧源でドライブした方が高域特性が向上するので、PchエミッタフォロワQ3,Q4とNchソースフォロワQ5,Q6のコンプリメンタリーバッファでドライブ しました。
Q5,Q6はV_GS=-0.6VでI_D=3mA程度となるものを使いました。
Q3,Q4をQ7,Q8に熱結合することで、Q3,Q4のVBEがQ7,Q8のバイアス電圧を温度補償します。

出力トランス1次側のアンバランス電流を小さくするために、バランスサーボ回路を装備しました。
Q7,Q8のソース電流を電流検出抵抗R7,R8で検出して、差動回路Q9,Q10とカレントミラーQ11,Q12でアンバランス成分を 抽出増幅し、C6,R5,R6で積分した信号で初段差動回路のDCバランスを制御するフィードバックループです。

PSDCの電源ドリフト電圧検出をQ13が行い、初段差動回路のソース側定電流回路Q15に制御信号を与えます。
JFETQ14による定電流回路はQ5,Q6のバイアス電圧を設定するためのものです。
バランス条件は(R11+R12)／(VR3+R9)＝μR2R3/R10(R2+R3)ですが、R11+R12とR10の発熱量が大きいためにその温度変化が大きく、更にそれらの抵抗の温度係数が大きいと抵抗値が大幅に変化するためにアイドリング電流が安定しません。
そこで、R11とR12それからR10に温度係数の小さいアルファの金属箔抵抗を採用し、電源投入から定常状態になる間のアイドリング電流の変化幅を±10％以内にすることができました。

アルファ金属箔抵抗の資料　http://www.alpha-elec.co.jp/pdf-j/register-m/jfl.pdf

出力トランスの高域特性に暴れがないようなので、出力トランス2次側からの6dB未満の軽いオーバーオールNFBで諸特性の改善を図りました。

アンプ回路のパーツリスト

電源回路

回路図を下図に示します。これで2つのアンプ回路の電源を賄います。

電源回路のパーツリスト

SITの取り付け方

基板の製作

SITの取付位置を正確にするため、配線する前に基板とSITと放熱器をネジで共締めし位置合わせした状態で、SITを基板にホットボンドで仮止めしました。

ドライブ段のトランジスタはSITと熱結合するために、基板の裏に取り付けてデフューザに押し付けます。

シリコンゴムシートを挟んでデフューザをヒートシンクに取り付けた様子。
この上にシリコンコンパウンドを塗布したSITを取り付けます。
デフューザは厚さ5mm、幅50mmのアルミ引き抜き材を長さ50mmに切ったものですが、SITと密着するように表面を油砥石で平らに研磨しました。
放熱器は、B級動作の場合大出力時の一時的な大きい発熱が吸収できるように、表面積が広くて熱抵抗が低いことよりも、肉が厚くて重量のある熱容量が大きなものを選択 しました。

ケースの製作

事前の実験で電源トランスと出力トランスをどれくらい離せば、電源トランスから出る磁力線を出力トランスが拾わないようにできるか試して、 トランスの向きにもよるが、10cm以上ならばほとんど影響ないと分かったので、電源トランスと出力トランスの間にその大きさのヒートシンクを配置することにしました。
ヒートシンクはジャンク品に適当なものがあったのでそれを使いました。
ヒートシンクのフィンを内側に向けて取り付けることで、回路基板を両サイドに持って行き、基板上のトリマーの調整がやり易くなるように配慮しました。

3mm厚アルミアングルでフレームを作り、その前後に3mm厚、上と左右サイドに2mm厚のアルミ板を取り付ける構造です。

ケースのサイドパネルを取りはずすと基板が顔を出すので、トリマーを容易に調整できます。

ヒートシンクを中央に配置して電源トランスと出力トランスの距離を離す配置です。

電源トランスへの配線は、ヒートシンクを向かい合わせた部分の5mm程の隙間に通しました。

両サイドに跨る補強アングルの穴は軽量化のためではなく通気のためです。

ヒートシンクを内向きに取り付けたため、側面への輻射による放熱は望めません。頼るのは煙突効果だけですが、発熱量が少ないためか僅かしか温まらないので 、夏場に様子を見てアイドリング電流を増やすことを検討します。

ケースの高さをヒートシンクに合わせることも考えましたが、ケースの内部がスカスカになるのは面白くないので、トランスの高さで誂えました。
造りはタカチのOSケースの真似です。 ケースから突き出すヒートシンクをデザインのアクセントにしたかったけれど、ヒートシンクがジャンク品であるため傷やら不要な穴が見っとも無くてボロ隠しにカバーを付け ました。

調整方法

最初はVR1中央、VR2中央、VR3最大、VR4最小として、入力に発信器からサイン波1kHz100mV程度を与え、出力端子に8Ωダミーロードを接続して、出力電圧をオシロスコープとミリボルトメーターで観測する準備をする。
SITのアイドリング電流は、出力トランス1次巻線直流抵抗の7Ωによる電圧降下を測定して求めるので、出力トランスのP1端子またはP2端子とB端子間に電圧計を接続、またDCバランスをチェックするための電圧計をP1端子とP2端子間に接続、それと各電源電圧が監視できるように電圧計を接続する。

AC電源をスライダックを使って徐々に電圧を上げながら、各電圧計の様子を見る。
AC電源電圧が極低い状態ではSITのバイアス電圧が加わらないためにドレイン電流が最大0.5A程度になりますが、AC電源電圧が数V以上になればドレイン電流は減少する。

SITが高価なために4個しか買えず、スペアを持たず壊したら中止覚悟の綱渡りの製作だったが、一つも壊すことなく無事に完成できたことが何よりでした。

測定データ

入出力特性　（測定周波数 1kHz）

測定数値では50W位から直線から外れ出していますが、波形がソフトにクリップするためにその始まりが分かり難いです。
一応60W位から明らかに波形の頭が丸くなるので60Wをクリップポイントとしておきます。
2.5Vrmsの入力で100Wの出力となりましたが波形は方形波です。

周波数特性 0dB=1.25W (1kHz)

ピーク・デップのない素直な特性に仕上がりました。
低域はバランスサーボによって制限され、-3dBポイントは2.2Hz、高域の-3dBポイントは280kHzと広帯域です。

歪率特性

残留ノイズ

入力ショート、出力8Ω負荷で、24μV　Aフィルター有で、4.5μV

測定中の不手際で貴重なSIT一個（ロットNo.0010)を飛ばしてしまいました。
誤って15Hz 2Vを入力したため、出力トランスが飽和してインダクタンスが低下し負荷インピーダンスが減ったことで、ドレイン電流が異常に増加して1個のSITが破壊しました。

基板からSITを取り外して調べたら、壊れ方はゲート電流がやたら流れるモードです。
ドレイン電流はゲート電圧に反応して変化しますがgmはかなり低下しています。

それと今までフランジはソースにつながっているとばかり思っていましたが、フランジとSIT本体とは絶縁されていて、どの電極とも導通のないことが分かりました。

そんなわけでこのアンプは壊れたSITの交換に止まらず、万全な保護回路を備えると共にアンプ回路に至るまでの全面改修に踏み切ります。

新しいページで再スタートします。

SITさんよ！飛んだ相手がこの私であったことをきっと後悔する時が来るから覚悟しておけ。（意味わかんねえ）