４−４．蒸着膜の電気的特性

４−４−１．抵抗率の測定

　集束イオンビーム直接蒸着膜の電気的特性の評価として、抵抗率の測定をおこなった。前節において述べたように、非常に高純度の成膜が可能であるので、高純度のバルク金属に近い値が得られるものと予想できる。抵抗率の測定には、半絶縁性のＧａＡｓ基板を用い、集束イオンビームにより被測定対象である線状の試料をまず成膜し、引き続いて探針を当てるための４個のパッド状電極をも集束イオンビームにより成膜した。このような手法により、被測定対象と測定用のパッド状電極を完全に一体で作製することが出来るので、接触抵抗は全くなく、きわめて再現性の良い測定が可能となった。

　図４−８に、測定に用いた試料の例を示す。同じ基板上でエネルギーのみを変更しつつ、複数の試料を作製し、蒸着エネルギーが抵抗率におよぼす影響の評価をおこなった。測定は、Ａｕ^＋、Ｃｕ^＋、およびＡｌ^＋についておこなった。Ａｕ^＋の試料は、線幅〜１０μｍ、厚さ０．０８〜０．３９μｍ、蒸着エネルギーは３４〜１９４ｅＶ、Ｃｕ^＋は線幅８〜９μｍ、厚さ０．１０〜０．１６μｍ、蒸着エネルギー５４〜１９４ｅＶ、Ａｌ^＋は線幅７〜１１μｍ、厚さ０．０８〜０．１１μｍ、蒸着エネルギー５４〜３１４ｅＶであった。蒸着エネルギーに対するこれらの測定結果を図４−９に示す^１、３）。蒸着エネルギーが高い方が、少し抵抗率が小さくなっているようにも見えるが、明らかではない。Ａｕの抵抗率はバルク値（２．４μΩｃｍ）の１．５〜１．６倍程度、Ｃｕの抵抗率はバルク値（１．７２μΩｃｍ）の１．２〜１．５倍程度、Ａｌの抵抗率は少し大きくバルク値（２．７５μΩｃｍ）の２．２〜２．７倍となっている。

　金属の抵抗率を決定するのは、格子振動による電子散乱、不純物や欠陥による電子散乱および結晶粒界や薄膜表面における電子散乱である。バルク金属と比較して、高純度であるにもかかわらず抵抗率が大きくなっているのは、結晶粒界や欠陥等による電子散乱に起因するものと思われる。膜厚に関しては、抵抗率に影響を及ぼすとされている厚さ（＜０．８μｍ）^６）以上であるので無視できるものと思われる。結晶粒界における電子散乱の影響は必ずしも定量的に明らかにされているわけではないが、結晶粒径が平均自由行程の１０倍以下になると無視できない影響が出ることが解析的に示されている^７）。４−６節において述べるが、透過電子顕微鏡による観察の結果、Ａｕ薄膜の結晶粒径は３０〜１００ｎｍ程度でありＡｕにおける自由電子の平均自由行程（〜５０ｎｍ）^６）に近い値であるため、抵抗率が増大したものと思われる。Ｃｕ、Ａｌに関しても、同様な理由によるものと思われる。

図４−８．抵抗率の測定に用いた試料例（光学顕微鏡写真）

図４−９．蒸着エネルギーと抵抗率の関係

４−４−２．ショットキー接合の作製

　半導体上に金属を成膜すると、多くの場合（仕事関数の組み合わせにより決定される）、界面にショットキー接合（Schottky junction）と呼ばれる仕事関数の差より生じるエネルギーの障壁が形成される。整流作用が生じるため、ダイオードや電界効果トランジスタに用いられる。集束イオンビーム直接蒸着法により有効なショットキー接合が形成されることを確認するために、ＧａＡｓＭＥＳＦＥＴのゲート電極を直接蒸着法により成膜し、その特性を測定した。図４−１０に試料作製の手順を示す。半絶縁性のＧａＡｓ上に厚さ２００ｎｍのｎ型の活性層を持つ基板をメサ型にエッチングする。次に、Ａｕ／Ｎｉ／Ａｕ−Ｇｅを成膜し、リフトオフによりソース電極（source electrode）とドレイン電極（drain electrode）を形成する。次に加熱処理によりこれらの電極と活性層間の抵抗性接合（ohmic contact）を形成する。最後に５０ｅＶＡｕ^＋集束イオンビームによりゲート電極（gate electrode）を形成し評価に用いる試料を作製した。また、参照用としてＡｕ／Ｔｉの蒸着とリフトオフによるゲート電極を持つものの作製もおこなった。図４−１１に作製した試料の光学顕微鏡像を示す。図４−１２に測定したトランジスタの特性結果の例を示す。この結果は参照用に作製した試料とほぼ同じものであり、集束イオンビーム直接蒸着法が能動的な素子の作製にも有効な手法であることが明らかになった。

図４−１０．ＧａＡｓＭＥＳＦＥＴ試料作製手順

図４−１１．ＧａＡｓＭＥＳＦＥＴ試料例

図４−１２．トランジスタ特性測定結果例