コンデンサ・パニック(PSpice編)   

2004年5月24日




☆生き残りの猛者   
最近、アマチュア無線関連のWebサイトをよく見に行くようになった。 これはもちろん、電源関連の参考にするためだ。

PC関連のWebサイトでは 電源というと電解コンデンサレベルの低い周波数の議論がメインで、 当サイトが関心を持っている高い周波数に関心を持っているサイトが なかなか見つからなかったからだ。 (たるさんは高い周波数成分の電圧変動が重要と最近考えるようになったが、 PCマニアの多くは低い周波数成分が重要と考えているということだろう。 正直に言えば、当サイトの考え方はまだまだ支持者の少ない少数派と言える。)

それに対し、アマチュア無線関連のサイトではこのような周波数帯の議論が 本質的に重要で、レベルも非常に高いのである。 (低レベル系のたるさんにはついていくのがやっとの議論をしている セミプロレベルのサイトすらある。) だから、高い周波数成分について勉強しようと思ったら、 アマチュア無線系サイトを巡るのが非常に効果的である事に気がついた。

確かに学問の世界でも、「行き詰まったら異分野の力を借りる。」 という方法は効果的な局面打開法である。(分子生物学なんてのは、この方法で 新たな地平を切り開いた典型例であろう。)

いろいろと巡回して思ったのだが、正直言ってなかなかハイレベルである。 アマチュア無線家恐るべしという言葉にお世辞は無い。

考えてみると、アマチュア無線というのは (免許所持者の方々には失礼な言い方で申し訳ないのだが) 趣味人口が漸減している分野である。 たるさんは知り合いの無線家にここ10数年間で3度ほどハムフェアに 連れて行ってもらったことがあるのだが、 行くたびに会場面積が小さくなってゆくのが少々寂しい。

だがしかし、それだけに生き残りの無線家は歴戦の猛者が多いのだろう。

特に学問的背景が非常にしっかりしているのが印象的で、 オーバークロック等では経験則に頼り切っている我々PCマニア(たるさん含む)は、 彼らアマチュア無線家の爪の垢を煎じて呑むべき点は多々あると思う。 どんな分野でも突き詰めてものを考えようと思ったら 理論的バックボーン無しでは済まされないからだ。

まっ、当サイトの様な低レベルサイトが生き残っていけるのも、 PC分野が趣味人口増大中のジャンルだからという面はあるわけで、 これは声高には言えないんだけどね。 パイが大きければ、雑魚にも分け前はあるというわけ。 これが、趣味人口漸減中のジャンルだったら、 レベルの低い当サイトなど真っ先に自然淘汰されるかもしれない。

その辺りを考えれば、今回の記事は付け焼き刃とはいえ無線系の知識が うまく役だってくれている事を祈るのみである。

☆使える回路シミュレータPSpice   
さて前回からの続きである。 もう一つの問題は、なぜ並べて配置したり離して配置したりしただけで、 あれほど特性が変化してしまうか?である。

それについては、なかなか巧い説明が見つからなかった。

しかし、アマチュア無線系サイトを巡る過程でその存在を知ったのだが、 最近あるシミュレーションツールの体験版を入手できたことによって 解析は長足の進歩を遂げる事になった。 そのシミューレションツールが、これである。

使用したPSpice入門本
お試し版シミュレーションツールCD付き
非常にお勧めである! これは使える。

この本にはCD-ROMも付属していて、体験版で使用できる素子数に制限があるが、 かなり本格的なシミュレーションを行うことができる。 というわけで、これを使用してシミュレーションをしてみよう。

現実のコンデンサを等価回路で置き換えて、スペアナで測定した波形を 再現できるかどうか検討してみた。

まず注意すべき点は、このシミュレータに付属している素子モデルは すべて理想素子であるという点である。 つまり、このライブラリに掲載されているコンデンサをそのまま使用しても 自己共振は発生しない。 自己共振を持つ現実の素子を理想素子の組み合わせで モデリングする必要があるのである。

幸いなことに、この本の24ページに掲載されているモデリング例は、 まさに理想Cと実際のCの違いであった。 (こちらにとっては非常にわかりやすかった。) 何が言いたいかというと、シミュレータといえど 全自動で等価回路の算定をしてくれるわけではなく、 モデリングは人間の作業であるということ。 そのモデルの立て方で、シミュレーションと実験結果の整合性に大きな違いがでる。

というわけで、早速モデリングにとりかかろう。

まず、現実の測定はスペアナ+トラジェネで行っているため、 これらをモデリングしなければならない。 スペアナとトラジェネの等価回路だが、 測定系のインピーダンスが50Ωにマッチングされているため、 理想AC電圧源に直列に50Ωの純抵抗を接続したものがトラジェネ、 電圧測定点からGNDに接続した50Ωの純抵抗がスペアナの等価回路と 置き換えられるだろう。

これにコンデンサの等価回路を接続して周波数特性をシミュレーションしてみよう。

まず、実際のコンデンサを理想特性のLCRの直列接続で置き換える訳だが、 容量は誤差は無視して規格通りとした。ESL値は実測した自己共振周波数から 下式を使って算出した。

SRF=1/2π(ESL・C)0.5

これにSRFとC値を入力するとL値(ESL)が算出できる。

ESRの算出はちょっとやっかいだ。 計算式だけで言えば下記の通りになるのだが、それには 自己共振のQ値を求める必要がある。

Q=1/2πC・SRF・ESR

しかし、スペアナの画像写真から半値幅を読みとるのでは精度が悪すぎる。 (スペアナには半値幅読みとり機能があるのだが、 当時はそこまで考えて測定をしてなかったしね。 スペアナもトラジェネも借り物だったし。)

そこで、ESRはシミュレーション結果からの推定値もあわせて総合的に推定 してみることにした。

容量値 22μF 0.68μF 3300pF 330pF
SRF 10MHz 17MHz 90MHz 240MHz
ESL 0.012nH 0.13nH 0.94nH 1.3nH
ESR(推定) 1mΩ以下 1〜10mΩ程度 100mΩ程度 50mΩ程度



さて、ESL値を算出して驚いたのは、 必ずしも低容量品が低ESLでは無いということである。 いや、それどころか高容量品ほど低ESLだ。なぜ???

SRFが低容量品の方が高いのはESLが小さいからではなく、 ひとえに容量が小さいためである。う〜む。

μFクラスのコンデンサと違って、pFクラスのコンデンサは 高周波用である場合が多いから、ESL対策も低容量品のほうが進んでいる と予想していたのである。だが、かと思いきや 必ずしもそういうわけではないようだ。

この謎は本題とはズレてしまうので、話を戻そう。

まずは、現実問題を扱う前に練習問題を解いてみよう。 理想LCRの直列でモデリングしたCが、 実際の特性を表現できるかどうかシミュレーションを行ってみた。

まず、330pFを例として、ESL=1.3nH、ESR=50mΩとしシミュレーションした結果が 下図である。シミュレーション結果はスペアナで測定した現実の特性と ほぼ一致している。1) このシミュレーションツールは、なかなか良くできているみたいだ。

シミュレーションで再現した330pFチップコンの自己共振特性
現実の測定結果をよく反映している。

☆LC間の距離の意味するもの   
さて、では本題である。

これらを総合して下図の回路にてシミュレーションを行うわけだが、 問題はチップコンデンサ間の距離を表す等価回路である。 これをどうシミュレートするのか...

チップコンデンサが離されて配置されていると言うことは、つまり、 配線によるインダクタンスがチップコン間に生じていると 考えることができるのではなかろうか?

このため、配線間インダクタンスを二つのチップコン間に挿入し、 値を変えながら周波数特性の変化を見てみることにした。 (0nHから1nHステップで3nHまで変化。)

回路を入力し、シミュレーションを開始してみよう。 回路は簡単なエディタ機能ですぐに入力できるし、シミュレーションに 必要な演算時間も非常に短い。このソフト、かなり優れものである。

で、出てきた結果が下記の通り。

シミュレーション用等価回路とシミュレーションの結果
コンデンサ間の配線インダクタンスを 1nHステップで0nHから3nHまで変化させた。

参考までに、下記に実測結果を再掲しておくので、 シミュレーション結果の黄色の曲線と下図を見比べてみて欲しい。

330pFと0.68μFの並列接続
Center:250MHz Span:500MHz 10dBm/div
二つのコンデンサを離して設置
330pFと0.68μFの並列接続
Center:250MHz Span:500MHz 10dBm/div
二つのコンデンサを並べて設置

☆配線インダクタンスのさじ加減が決め手   
シミュレーション結果は非常に興味深いものになった。

配線間インダクタンスの値を大きくしていくに従って、 高周波側のSRFディップが深くなり、反共振周波数が下がりながら 反共振のピークインピーダンスが上昇する。

まさに、実験結果そのものの再現である。 実測の右図の結果はシミュレーションの0nHの場合の曲線に比べると 高い側の周波数の共振がブロードだが、0nHと1nHの間で わずかなL値を与えてやれば、より完全に一致するだろう。

つまり、二つのSRF中に発生する反共振の挙動が、 コンデンサの取り付け方法の違いによって大きく変化するのは、 それらの配線インダクタンスの影響だったのである。 (調べた文献にもそう書いてあって、今回の実験結果はそれを追認する形だ。)

そして、この結果は重要な結果も示唆している。

今までのパスコン接続の常識では、コンデンサは最短コースでGNDへ接続というのが 鉄則だった。負荷−GND間の距離をいかに短縮するかが腕の見せ所であり、 電子工作系の雑誌を読むと確かにそのように配線されている写真が 掲載されている。

しかし、もし複数の容量のチップコンを並列接続する場合、 二つのSRF以上の周波数での減衰特性を重視する場合は、 この常識はもはや通用しない、という結論が導き出される。

二つのチップコンを最短コースで並列接続すると、 容量の大きい側のコンデンサのESLが容量の小さい側のコンデンサの 高周波特性を破壊してしまうのである。

これを避けるためには、コンデンサを少し離して配置する必要がある。

つまり、低容量側のコンデンサは常識通り最短コースで負荷端子から GNDへ接続するのが良いが、容量の大きいコンデンサは わざと配線インダクタンスが大きくなるように接続した方が 高周波特性が良くなるのである。 (パスコン接続の常識から考えればウソのような話だが、 この条件下では成立する本当の話である。)

容量の大きい側のコンデンサを最短コースでGNDへは落とさない。 これでは、このコンデンサの高周波特性が生かせないと考える方々は多いだろう。

しかし、それによって悪化する高周波特性以上に、 低容量コンデンサの高周波特性が 妨害されない事の方が重要なのであろう。 従って、これにより悪化する以上に改善が進むため、トータルでは 常識に反して特性改善が進むことになる。

それにしても、今回の実験ではとても電源の改造をやっている気分がしないね〜。 これじゃ、まるで準マイクロ波用のフィルタ設計でもやっている気分だ。 アマチュア無線系サイトが参考になるというのも、よくおわかりいただけると思う。

☆ノイズ抑制と電圧安定の違い   
シミュレーションの結果、低ESL低容量コンデンサの特性を生かすためには、 相対的に大容量なコンデンサを近づけない事が重要である事がわかった。 しかし、これは負荷抵抗が50Ωで測定した場合、 つまり、50Ω伝送ライン上の特性である。

従って、負荷の内部抵抗が50Ωに近い状態では確かにコンデンサは離して配置した方が 高周波特性が良くなると思われる。 受信機のように消費電力が小さい機器の場合には、 上記の通り容量の異なる2種類のバイパスコンデンサは離して配置するべきで、 これはデカップリング回路の直列挿入Rを配線インダクタンスのLで 代用した回路と考える事もできるからだ。

しかし、CPUのような大消費電力半導体をつないだ場合でも同じ事になるかは 一考の余地がある。なぜならば、大消費電力半導体は内部抵抗が低く、 これにより反共振のQダンプが発生し、特性が変わる可能性が生じるからだ。 (CPUの負荷自身が共振現象をダンプする訳である。)

電源ラインのデカップリング回路はノイズ抑制のような用途には非常に有効で、 コンデンサを離して配置する方法はこのような状態では有効に機能するだろう。 しかし、CPUの様な超低インピーダンスの負荷を接続する場合、 つまり電圧安定が目的の場合にもこの方法は有効なのであろうか?

簡単に言うと、ノイズ抑制においては配線インダクタンスは ノイズ成分に対し阻止的に振る舞うから、ノイズ成分をC経由で GNDに落とすには役立つ。 しかし、配線インダクタンスは小容量側コンデンサの特性破壊を 防ぐとはいえ、急激な電流供給量変化を妨げる働きがある。 つまり、電圧安定には逆効果のはずである。

しかも、50Ωでの測定と実際のCPUとでは負荷のQダンプ効果も全然違う。

今回のシミュレーションでは、スペアナ+トラジェネの実測結果を シミュレートするため、仮想50Ω伝送ラインでの結果を計算した。 これはスペアナ測定では伝送ラインの特性インピーダンスが50Ωと 決められているからやむを得ない。 (実際のレギュレータのような超低インピーダンス状態での実測は スペアナ+トラジェネという測定系では不可能だ。)

しかし、大消費電力半導体は内部抵抗が非常に低いから、この低い内部抵抗自身が コンデンサの低いESRと比べても無視できない影響を及ぼす可能性がある。 (仮想50Ω伝送ラインの場合、コンデンサのESRに比べ伝送ラインのインピーダンスは 十分に高いから、その影響は無視できる。)

と言うわけで、負荷抵抗が極端に低い場合でも50Ωでの実験結果が そのまま適応できるのであろうか? (というか、CPUの場合は厳密に言えば 抵抗負荷ではなく容量負荷なんだろうが...)

実は、たるさん自身がシミュレーション前にはそのような疑問は まったく考えていなかった。 例えば、50Ωでの測定結果は50mΩ(CPUを純抵抗と近似した場合の概算値) の場合の結果と定性的には違いが無く、 単にCの容量を負荷抵抗の比率分だけ大きくすればいいと 考えていたのである。

つまり、50Ωの測定で330pFを1個付ければ必要な電圧安定度が得られるならば、 負荷50mΩでは同じコンデンサを50Ω/50mΩ=1000個搭載すれば同一特性になると 近似できるという予想である。

ところが、この予想は後の測定で見事に粉砕される事になる。 現実は厳しい。(続く)



1)
本人がまだPSpiceに不慣れなため、dB表示でディファレンシャルを取ることができず、 シミュレーション結果は6dB下にずれている。 シミュレーションのグラフは上に6dBずらして見て欲しい。

トラジェネの出力インピーダンスは50Ωなので、 本来はAC電圧源につながっている50Ω純抵抗の出力端が電圧基準になるべきだ。 だが、インピーダンス0Ωの仮想AC電圧源そのものが電圧基準に なってしまっているため、シミュレーション上の出力電圧は 理論値の半分になってしまう。

デシベル表示ではなくリニアな電圧表示ならば、PSpiceには ディファレンシャルのプローブが付属しているのだが...

実測値は電力表示だがPSpiceのシミュレーション結果は電圧表示である。 なのでdB表示にしないと換算がややこしくなる。 二つの図の比較を直感的に分かりやすくするためには デシベル表示にするしかなかったのでディファレンシャル・プローブは 使用できなかった。この点はご容赦頂きたい。

PSpiceの使い方に関してはまだまだ勉強不足みたい。すみません。