退化するPentium4マザー   

2003年2月26日




車を車検に出してきたが、今回はお金がかかった。 足回りの交換を指示したためである。

購入以来一度もショックを交換していなかったせいか、最近コーナーで ロールが大きく、フワフワ感も増してきた(ように感じた)ためである。 せっかくのボーナスが大きく目減りしてしまうのは痛いが、 交換無しで約9万kmを走行したのだからやむを得ない出費ではある。 (金がないのでサスキットではなくショックとゴムブッシュのみの交換)

ショックは予算の関係で純正ではなく社外品となった。 名の通ったメーカーで純正より安かったのが見つかったからだが、 やはり社外品は減衰力がどうしても高めなのが弱点だ。 (もちろん、目的によってはこれは弱点ではなく長所である。) たるさんとしては固すぎる足は好みではないので純正品と同じ減衰力で十分なのだが、 社外品となれば走り屋向けになってしまうのはやむを得ないか...

そのおかげで、交換を終えて帰ってきた愛車は性格が変わってしまった。 不安定なロール挙動は少なくなり剛性感も増したのは非常に良かったのだが、 不必要にハーシュネスが増大してしまったのである。

たるさんとしては、新車の感覚がよみがえれば十分と考えていたのであるが、 減衰力の増大(伸び側180%、縮み側150%)は思いのほか効果があり、 新車時を通り越して(よく言えば)スポーティーになってしまった。

たるさんは週末ドライブは大好きだが、 いわゆる「走り」には興味がない。 だから、このような性格の車は善し悪しである。 剛性感のアップで安心感は増したが、ハーシュネスのせいで ロングドライブ時の疲労感が増してしまうのが気がかりである。

交換前には理屈から考えて、「ショックの交換は減衰量を制御するだけで バネ定数は変わらないのだから基本的な性格は変わらないだろう。」 と考えていたのだが甘かったようだ。 (もっとも、ハーシュネスの吸収と剛性感というのは相反する性質で、 高次元でバランスさせるのはプロのチューナーでも至難だそうだ。) たるさんはPCマニアではあって車に関してはドシロウトなので その辺の感覚がうまくつかめていなかったのだ。

そこで、ジムカーナをやっている車系マニアの後輩にいろいろ聞いてみた。 彼の意見によると、なんと車の足回りに与える影響は バネ定数(スプリング)よりもむしろ減衰特性(ショックアブソーバ)が重要 なんだそうだ。

なるほど。ショック1組の交換だけでここまで車の性格が変わるとは、 車というものはPCに負けず劣らず奥が深い。 車好きがチューンに入れ込むのもよくわかる気がする。

それにしても、こんな事なら最初からカーマニアに もっと意見を聞いておけば良かったよ。トホホ。

☆マルチフェーズ電源とは   
とまあ、世間話はこれくらいにして本題に入ろう。 (本題と関係のない無駄口が多いのは本サイトの悪い癖だ。)

今までマザー上のDC-DCコンバータに注目してきたが、 Pentium4用マザーのDC-DCコンバータはどうあるべきかを考えてるうちに 一つの事実に気が付いたので考えてみた。 それはPentium4マザーのDC-DCコンバータがフェーズ数の面で 退化しているという憂慮すべき事態についてである。

まずその前に、必要な予備知識として マルチフェーズ方式について簡単に解説してみよう。 マルチフェーズ方式とはどのような方式なのであろうか?

マザー上のCPU用電源(降圧型DC-DCコンバータ)はチョッパ型が多く使われている。 チョッパ型は(というか、SW電源全般そうなのだが)、 直流をいったんON-OFFの断続で交流(脈流)に変えて ON-OFFのデューティー比で電圧をフィードバックする。 このため、出力には原理上わずかなリップル成分が残る事になる。

シリーズレギュレータ方式が限りなくリップルを0に収斂しようと フィードバックするのに対し、 スイッチングレギュレータ方式では許容リップル変動を設定し、 ある一定量の電圧変動を許容する代わりに、 それ以上の電圧変動を許さないという制御方式になっている場合が多い。

また、コンデンサの容量やチョークコイルのサイズも スイッチング周波数が高いほど小さくできるので有利となる。

従って、電源電圧安定の周波数応答は、 理屈の上ではスイッチング周波数が高いほどいいわけだ。 応答性はこのON-OFFの周波数(スイッチング周波数)よりも速くはならないためである。

このように、シングルフェーズ方式の場合周波数応答性を高めるためには スイッチング周波数を高めるのが順当な方法である。

しかしこの場合、必要なFETの高周波性能が高くなるためコストアップし、 また、ON-OFF時の特性の乱れ(デッドタイム問題等)から変換効率が下がるので、 単純に周波数を上げるわけにはいかないという事情がある。 (デッドタイムはスイッチング周波数によらす半導体特性で決まるので、 スイッチング周波数が上がるにつれ効率は落ちる傾向になる場合が多い。)

そこで登場したのがマルチフェイス方式である。 マルチフェーズはその名の通り位相をずらした複数の DC-DCコンバータ出力を合成する方式である。

その場合、出力の周波数応答性はフェーズ数分だけ高まるのである。 たとえばスイッチング周波数100KHz・3フェーズのマルチフェーズ電源は スイッチング周波数300KHzのシングルフェーズ方式に匹敵する性能を持つ。

また、各フェーズのリップル成分が打ち消し合うために、 同じスイッチング周波数のシングルフェーズ方式に比べて リップルを減少させることが出来る。 工場なんかでよく使われる三相電源を整流すると、単相電源に比べて 電解コンデンサを付ける以前からかなり平坦な 脈流が得られることはよく知られている。それと同じ事が マルチフェーズ電源内部でも起こっているからである。 当然、電解コンデンサの容量も小さくて済むので、 その点ではコストダウンにも寄与する。 (フェーズ数分だけ搭載個数が増えるので、 トータルで安くなるかは別問題だが...)

ここで、下記に同じリップル除去率を得るために必要なコンデンサ容量が フェーズ数毎にどれくらい違うのか理論計算してみたので見ていただきたい。 数字はシングルフェーズ時の必要容量を1とした場合の相対比較である。

フェーズ数 in側必要容量 OUT側必要容量
0.5 0.3
0.333 0.133
0.25 0.077
0.2 0.049
0.167 0.034

見ていただくと分かるのであるが、入出力共に容量を減らすことが出来る。 特に出力側コンデンサの容量減効果が抜群であることがおわかり頂けると思う。 (これは理論値であり、実際はここまでは小さくはならないが...)

ちなみに、数式としては入力側容量はフェーズ数分の1になり、 出力側容量は下記の式に従って小さくなる。 (フェーズ数をn、マルチフェーズ時の必要容量をCm、シングルフェーズ時の必要容量をCsとする。)

Cm=Cs・(1−sin(π(n−1)/2n))

しかも、一つ一つのコンバータにかかる負荷は1/フェーズ数に減少するのである。 単体のコンバータは低い周波数で駆動されるため、FET特性による効率低下も少ないし、 FET配置が分散するため放熱的にも有利である。 もちろん、スイッチング周波数が低いため安いFETで十分というコスト効果も大きい。 (搭載個数が増えるので、それでもトータルでは高くなってしまうが...)

各部品を安くできてもFETや電解コンデンサの搭載個数が増えて 結局トータルではコストアップするのが欠点だが、 電気的特性面からだけ見ればマルチフェーズ方式は シングルフェーズ式に比べて圧倒的に優位に立っているのである。

☆マルチフェーズ電源のフェーズ数判別法   
では、予備知識が付いたところで本題に入ろう。

マザー上のCPU用電源にはマルチフェーズ方式と呼ばれる 少し高級な方式がある事は説明した。実際、 intelのデザインガイドラインFMB2によれば、3.06GHz以上のHT対応Pantium4以降では FMB2仕様というマルチフェーズ方式DC-DCコンバータが搭載されたマザーが必要となる。 Pentium4のように電気喰いCPUの場合電源系は重要で、対策として マルチフェーズ方式の採用が強く推奨されているからだ。

ところが、HT対応を銘打ったマザーでも電源の仕様がFMB2対応かどうかは 非常に怪しいものが多い。

そこで、マザー上の電源が何フェーズ方式か簡単に見分ける方法について考えてみた。 マザーのDC-DCコンバータが何フェーズなのか 調べてみようと思ったわけである。

ところがそこには大きな障害があったのである。 それは、配線パターンを追って回路図を作成しないと、 フェーズ数がわからないということである。 まさか、何十枚ものマザーの配線パターンを実際に追うことは出来ないから、 写真を見ただけでフェーズ数が判別できるような 簡易な判別方法を考え出さなければならない。 そうでなければ、たるさんとその友人の所有する数枚のマザーを 解析するだけで終わってしまうわけだ。

そこで、実際に配線を追わなくてもフェーズ数がわかる方法について考えてみた。

すると、あるPC雑誌に「同期整流回路は1つのチョークコイルと2つのパワー MOS-FETがセットになっている。マザーボード上の部品を見れば何フェーズの回路か 分かるので、覚えておこう。」という記事があった。

ところが、実際にはコトはこれほど単純ではない。 この方法で判断すると間違いを犯すことが結構あるのである。

K7T-ProのチョークコイルとMOS-FET配置
1つのチョークコイルと4つのFETがセットのシングルフェーズ式。

K7T-TurboのチョークコイルとMOS-FET配置
1つのチョークコイルと4つのFETがセットで、
それが計2組ある2フェーズ式。


例えば トレンディーなマザーボードの死因?(後編) に以前書いたが、一つのチョークコイルと2つのパワーMOS-FETは 必ずしもセットになっているわけではない。 例えばK7T-Proの場合は1つのチョークコイルと4つのパワーMOS-FETが セットになっているのである。 (K7T-ProやK7T-TurboはPentium4用マザーではないが、ご容赦を。)

FETは普通2個(またはFET1個とダイオード1個)で 1つのチョッパ方式レギュレータとなるため、4個ならば2フェーズと考えたわけだが、K7T-Proでは大電流が必要なときは2個のFETをパラレルに接続して 電流容量を2倍にし、RONを1/2にするという設計思想であったのだ。 つまり、RONを下げ電流容量を拡大するために、 2つのFETをセットでパラレル接続したものを1つのFETとして使用しているのである。

マルチフェーズよりもこの方がトータルコストが安いから、これで規格が満たせるなら こっちの方がマザーメーカーは利益を上げやすいというわけだ。

また、上図に示したK7T-Turboでは1つのチョークコイルと4つのパワーMOS-FETが セットになった物が2組ある2フェーズ式である。

4つのFETが搭載されていても2フェーズ方式とは限らないのだ。 (まあ、最初はたるさん自身がK7T-Proの4つのパワーMOS-FETを見て 2フェーズ式電源と勘違いしたくらいだから、 偉そうなことは言えないが...)

だから、チョークコイル1個とFET2個を組として、そのペアの数を数えても 電源が何フェーズかはわからないのである。 どうすればいいのであろうか?

そこで、考えてみたのがチョークコイルの数である。

シングルフェーズ方式ではVIN側に ノイズフィルタ兼電解コンデンサへの突入電流防止のため一つ、 そしてチョップ用FETの直後に平滑兼磁気エネルギー蓄積用に一つ、 計2個のチョークコイルが使われている場合がほとんどだ。

マルチフェーズ方式の場合、使われているチョークコイル数は 複数になる。このときVINに付いている コアは共用できるが、VOUT側に付いているコアを 共用する事は非常に難しい。

従って、CPUソケット近傍に搭載されているチョークコイルの数を数えれば、 フェーズ数が推測できると考えられる。 つまり、CPUソケット周りに搭載されているチョークコイルの数を N個とすれば、N−1個がマザー搭載電源のフェーズ数であると推測できる。

M7VKSのチョークコイルとMOS-FET配置
2+1個のチョークコイルと4個のFET。
一見すると2フェーズに見えるが...


ただし、この判別方法も100%必ず的中するわけではない。 上図に示したマザーM7VKSの場合を見てみよう。 M7VKSは見ての通り、3つ(2+1個)のチョークコイルと4つのFETが搭載されている。 PC雑誌の記載通りに判定しても、たるさん的カウント法でも 2フェーズという事になるだろう。

しかし回路を調べてみると、なんとM7VKSはシングルフェーズなのである。 FETは2個ワンセットのパラレル接続。 チョークコイルも電流容量を稼ぐために、インダクタンス低下を承知の上で パラレル接続なのだ。

まあ、このような横着?をしたマザーはたるさんとその周辺でもこれ1枚きりだが、 何事にも例外は付き物という事を覚えておく必要がある。 このように、現時点でのたるさん的判別方法はまだまだ改良の余地がある事は 正直にお伝えしておかねばなるまい。

しかし、少なくともチョークコイルとFETをペアとしてカウントする方法より 的中度は高い(FETがペアにパラレル接続されているマザーは世の中に数多くあるが、 チョークコイルのパラレル接続はたるさんの身の回りではM7VKSだけ。) と思われるので、とりあえず誤差は承知で この方法でカウントすることにした。 (回路パターンを追わずに雑誌の写真だけでうまく判別できる方法を ご存じの方がいたら、是非教えてください。)

☆あれっ、旧型マザーの方がフェーズ数が多いの!?   
というわけで、この判別法でマザー上のDC-DCコンバータのフェーズ数を調べてみた。 調査に使った資料は以前使ったDOS/V POWER REPORT 2003/2号である。 この雑誌のマザーボード100選に紹介されている マザーのチョークコイル数から推定した。

また、2002年2月時点でのマザーについて、 同じくDOS/V POWER REPORT誌の2002年2月号 が部屋の隅に残っていたので、「2002年のマザーボード選び」という特集記事から 同様にフェーズ数の比率を推定してみた。 (それにしても、ちったぁ部屋の掃除をせんと...これじゃゴミ箱と変わらんなぁ。)

2003/2時点でのPentium4マザーのフェーズ数比率
あくまでチョークコイル数からの推定比率です。


さて、上図から調査したマザーの62%が2フェーズ方式であり、 現時点での主流は2フェーズ方式であることが分かる。 HT対応Pentium4-3.06GHzではデザインガイドラインにおいて 3フェーズ方式と4フェーズ方式の説明がなされており、 2フェーズ方式は問題外と思ったが... (ただし、デザインガイドラインには2フェーズはダメだとは書かれていない。 記載が無いだけである。)

では、下記で2002年2月時点での比率を見てもらおう。

2002/2時点でのPentium4マザーのフェーズ数比率
あれっ、旧型マザーの方がフェーズ数が多いの!?


あれっ、旧型マザーの方がフェーズ数が多いの!? そんなバカな!

なんと、平均すると新型マザーよりも2002年2月号掲載のマザーの方が フェーズ数が多いのである。 平均フェーズ数は2002年2月号の場合で2.95フェーズ、 2003年2月号掲載のマザーの場合で2.40フェーズだ。 信じがたいことだが、事実である。

新型CPUの方が消費電力が大きいから、後から開発されたマザーの方が フェーズ数が多いと予想していたのであるが、一体どうしたことであろうか?

マルチフェーズ方式が優れているとは言っても、もちろんそれは 各部品の品質や設計技術者の腕が同レベルと仮定しての場合だ。 たから、1枚1枚のマザーについては 単純にマルチフェーズ方式だから高品質とは言えない面も確かにある。

しかし、数十枚のマザーの平均を考えた場合は、これが偶然誤差で 発生した違いとは考えられない。 これだけの枚数の平均ならば、個体間のバラツキは平準化されているはずなのだ。

☆マザーを巡る理想と現実   
なぜ新型マザーの方がフェーズ数が少ないのか... その疑問に対する答えは正直なところはっきりしたところはわからない。 しかし、最大の要因はやはりコストダウンだと考えている。

コストダウンの実例はフェーズ構成以外にも見られる。 例えばチョークコイルであるが、古いマザーではトロイダルコアが 圧倒的に多く採用されていた。しかし、最近のマザーではVin側の フィルター用コアは単純なフェライトバーが使われている例が 多くなってきているのだ。

トロイダルコアは磁路が閉じているから実効的なμが高く、外部に よけいな磁力線をまき散らす心配もない。 バー構造とトロイダルコア構造ではトロイダルコア構造の方が 圧倒的に優れている。

しかし、トロイダルコアはドーナツ状の構造の内外に導線を巻かなければならないから どうしてもコストが高くなる。 バー構造ならば簡単に導線を巻けるのは、直感的にすぐおわかり頂けると思う。

つまり、Pentium4時代初期には消費電力に関するマザーボードメーカーの経験値が 小さかったため余裕を持った3フェーズ中心の設計にしたが、 量産経験が豊富になるにつれ少ないフェーズ数でも実用上十分という判断に 変わっていきコスト対策として2フェーズ方式が増えたのではなかろうか?

これは、 ドッグイヤーのおごり(壊れた2台のCD-ROM) で以前書いたが、「初期のCD-Rメディアと今日のCD-Rメディアを比較すると 初期のメディアの方が高品質である。」という問題と同じ構造が 業界の背景にあると推測できる。

コスト競争というのは消費者に低価格で商品を供給してくれる良い面もあるのだが、 それは品質を代償にしていないという大前提があってこそだろう。

まあ、はっきりこう言い切るためにはもう少し詳しく調べてみないと分からないが、 intelのデザインガイドラインに2フェーズ方式が記載されていない事から考えて、 今後の高消費電力CPU対応には3フェーズ・4フェーズ方式のマザーを選択した方が 幸せになれるという推測に間違いはないだろう。 (もっとも、FMB2規格出現以前の設計とは言え、 intel純正マザーにも2フェーズ式電源を搭載した Pentium4マザーが存在するのだが...)

今後はHT対応のための耐高消費電力化とコストの狭間で、 マザーのフェーズ数は揺れ動く事だろう。 だから、何フェーズ方式の電源を採用しているかは、 マザーボードメーカーの設計方針と誠意を知る良い機会かもしれない。



用語を「フェイズ」から「フェーズ」に統一しました。こっちの方が主流みたいです。

お詫びと訂正
またやってひまった〜。 VOUT側コンデンサの容量計算式に誤記がありました。 Cm=Cs・sin(π(n−1)/2n)と書かれていましたが、 Cm=Cs・(1−sin(π(n−1)/2n))が正しいです。

本文は訂正済みです。なお、 単なる式の誤記入でしたので表中の計算値は正しく計算されていました。ホッ。